

Europäisches
Patentamt

European Patent
Office

Office européen
des brevets

10/523764

Rec'd PCT/EP 03/07 FEB 2003

REC'D 03 OCT 2003

WIPO

PCT



Bescheinigung

Certificate

Attestation

Die angehefteten Unterlagen stimmen mit der ursprünglich eingereichten Fassung der auf dem nächsten Blatt bezeichneten internationalen Patentanmeldung überein.

The attached documents are exact copies of the international patent application described on the following page, as originally filed.


Les documents fixés à cette attestation sont conformes à la version initialement déposée de la demande de brevet international spécifiée à la page suivante.

PRIORITY DOCUMENT
SUBMITTED OR TRANSMITTED IN
COMPLIANCE WITH
RULE 17.1(a) OR (b)

Den Haag, den
The Hague,
La Haye, le

23 SEP. 2003

Der Präsident des Europäischen Patentamts
Im Auftrag
For the President of the European Patent Office
Le Président de l'Office européen des brevets
p.o.


C.A.J.A. PASCHE

PCT/EP 02/10464

Patentanmeldung Nr.
Patent application no.
Demande de brevet n°

BEST AVAILABLE COPY



Anmeldung Nr.: PCT/EP 02/10464
Application no.:
Demande n°:

Anmelder: 1. PACT XPP Technologies AG - München, Deutschland
Applicant(s): 2. VORBACH, Martin - München, Deutschland (nur US)
Demandeur(s): 3. BRETZ, Daniel - München, Deutschland (nur US)

Bezeichnung der Erfindung:

Title of the invention:

Titre de l'invention:

Rekonfigurierbare Elemente

Anmeldetag:

Date of filing:

Date de dépôt:

18. September 2002 (18.09.2002)

In Anspruch genommene Priorität(en)

Priority(ies) claimed

Priorité(s) revendiquée(s)

Staat: Deutschland

State:

Pays:

Tag:

Date:

Date:

19. September 2001

(19.09.2001)

Aktenzeichen: 101 46 132.1

File no.

Numéro de dépôt:

Benennung von Vertragsstaaten : Siehe Formblatt PCT/RO/101 (beigefügt)

Designation of contracting states : See Form PCT/RO/101 (enclosed)

Désignation d'états contractants : Voir Formulaire PCT/RO/101 (ci-joint)

Bemerkungen:

Remarks:

Remarques:

Weitere Prioritätsansprüche:

Vereinigten Staaten
von Amerika

28. September 2001
(28.09.2001)

09/967,497

Europe

30. September 2001
(30.09.2001)

PCT/EP 01/11299

Europe

08. Oktober 2001
(08.10.2001)

PCT/EP 01/11593

Deutschland	05. November 2001 (05.10.2001)	01 54 259.3
Europe	14. Dezember 2001 (14.12.2001)	01 129 923.7
Europe	18. Januar 2002 (18.01.2002)	02 001 331.4
Deutschland	15. Februar 2002 (15.02.2002)	102 06 653.1
Deutschland	18. Februar 2002 (18.02.2002)	102 06 857.7
Deutschland	18. Februar 2002 (18.02.2002)	102 06 856.9
Deutschland	21. Februar 2002 (21.02.2002)	102 07 224.8
Deutschland	21. Februar 2002 (21.02.2002)	102 07 226.4
Deutschland	27. Februar 2002 (27.02.2002)	102 08 435.1
Deutschland	27. Februar 2002 (27.02.2002)	102 08 434.3
Europe	05. März 2002 (05.03.2002)	PCT/EP 02/02402
Europe	05. März 2002 (05.03.2002)	PCT/EP 02/02403
Europe	05. März 2002 (05.03.2002)	PCT/EP 02/02398
Deutschland	21. März 2002 (21.03.2002)	102 12 622.4
Deutschland	21. März 2002 (21.03.2002)	102 12 621.6
Deutschland	02. Mai 2002 (02.05.2002)	102 19 681.8
Europe	02. Mai 2002 (02.05.2002)	02 009 868.7
Deutschland	12. Juni 2002 (12.06.2002)	102 26 186.5

Deutschland	20. Juni 2002 (20.06.2002)	2 27 650.1
Deutschland	07. August 2002 (07.08.2002)	102 36 271.8
Deutschland	21. August 2002 (21.08.2002)	102 38 174.7
Deutschland	27. August 2002 (27.08.2002)	102 40 022.9
Deutschland	27. August 2002 (27.08.2002)	102 40 000.8
Deutschland	03. September 2002 (03.09.2002)	PCT/DE 02/03278
Europe	09. September 2002 (09.03.2002)	PCT/EP 02/10084
Deutschland	06. September 2002 (06.09.03)	102 41 812.8
Deutschland	07. August 2002 (07.08.2002)	102 36 272.6
Deutschland	21. August 2002 (21.08.2002)	102 38 173.9
Deutschland	07. August 2002 (07.08.2002)	102 36 269.6
Deutschland	21. August 2002 (21.08.2002)	102 38 172.0

Feld Nr. V BESTIMMUNG VON STAATEN

Bitte die entsprechenden Kästchen ankreuzen; wenigstens ein Kästchen muß angekreuzt werden.

Die folgenden Bestimmungen nach Regel 4.9 Absatz a werden hiermit vorgenommen:

Regionales Patent

- ☒ **AP ARIPO-Patent:** GH Ghana, GM Gambia, KE Kenia, LS Lesotho, MW Malawi, MZ Mosambik, SD Sudan, SL Sierra Leone, SZ Swasiland, TZ Vereinigte Republik Tansania, UG Uganda, ZM Sambia, ZW Simbabwe und jeder weitere Staat, der Vertragsstaat des Harare-Protokolls und des PCT ist (falls eine andere Schutzrechtsart oder ein sonstiges Verfahren gewünscht wird, bitte auf der gepunkteten Linie angeben)
- ☒ **EA Eurasisches Patent:** AM Armenien, AZ Aserbaidschan, BY Belarus, KG Kirgisistan, KZ Kasachstan, MD Republik Moldau, RU Russische Föderation, TJ Tadschikistan, TM Turkmenistan und jeder weitere Staat, der Vertragsstaat des Eurasischen Patentübereinkommens und des PCT ist
- ☒ **EP Europäisches Patent:** AT Österreich, BE Belgien, BG Bulgarien, CH & LI Schweiz und Liechtenstein, CY Zypern, CZ Tschechische Republik, DE Deutschland, DK Dänemark, EE Estland, ES Spanien, FI Finnland, FR Frankreich, GB Vereinigtes Königreich, GR Griechenland, IE Irland, IT Italien, LU Luxemburg, MC Monaco, NL Niederlande, PT Portugal, SE Schweden, SK Slowakei, TR Türkei und jeder weitere Staat, der Vertragsstaat des Europäischen Patentübereinkommens und des PCT ist
- ☒ **OA OAPI-Patent:** BF Burkina Faso, BJ Benin, CF Zentralafrikanische Republik, CG Kongo, CI Côte d'Ivoire, CM Kamerun, GA Gabun, GN Guinea, GQ Äquatorialguinea, GW Guinea-Bissau, ML Mali, MR Mauretanien, NE Niger, SN Senegal, TD Tschad, TG Togo und jeder weitere Staat, der Vertragsstaat der OAPI und des PCT ist (falls eine andere Schutzrechtsart oder ein sonstiges Verfahren gewünscht wird, bitte auf der gepunkteten Linie angeben)

Nationales Patent (falls eine andere Schutzrechtsart oder ein sonstiges Verfahren gewünscht wird, bitte auf der gepunkteten Linie angeben):

- | | | |
|---|--|---|
| <input checked="" type="checkbox"/> AE Vereinigte Arabische Emirate | <input checked="" type="checkbox"/> GM Gambia | <input checked="" type="checkbox"/> NZ Neuseeland |
| <input checked="" type="checkbox"/> AG Antigua und Barbuda | <input checked="" type="checkbox"/> HR Kroatien | <input checked="" type="checkbox"/> OM Oman |
| <input checked="" type="checkbox"/> AL Albanien | <input checked="" type="checkbox"/> HU Ungarn | <input checked="" type="checkbox"/> PH Philippinen |
| <input checked="" type="checkbox"/> AM Armenien | <input checked="" type="checkbox"/> ID Indonesien | <input checked="" type="checkbox"/> PL Polen |
| <input checked="" type="checkbox"/> AT Österreich, auch Gm | <input checked="" type="checkbox"/> IL Israel | <input checked="" type="checkbox"/> PT Portugal |
| <input checked="" type="checkbox"/> AU Australien | <input checked="" type="checkbox"/> IN Indien | <input checked="" type="checkbox"/> RO Rumänien |
| <input checked="" type="checkbox"/> AZ Aserbaidschan | <input checked="" type="checkbox"/> IS Island | <input checked="" type="checkbox"/> RU Russische Föderation |
| <input checked="" type="checkbox"/> BA Bosnien-Herzegowina | <input checked="" type="checkbox"/> JP Japan | |
| <input checked="" type="checkbox"/> BB Barbados | <input checked="" type="checkbox"/> KE Kenia | <input checked="" type="checkbox"/> SD Sudan |
| <input checked="" type="checkbox"/> BG Bulgarien | <input checked="" type="checkbox"/> KG Kirgisistan | <input checked="" type="checkbox"/> SE Schweden |
| <input checked="" type="checkbox"/> BR Brasilien | <input checked="" type="checkbox"/> KP Demokratische Volksrepublik Korea | <input checked="" type="checkbox"/> SG Singapur |
| <input checked="" type="checkbox"/> BY Belarus | <input checked="" type="checkbox"/> KR Republik Korea | <input checked="" type="checkbox"/> SI Slowenien |
| <input checked="" type="checkbox"/> BZ Belize | <input checked="" type="checkbox"/> KZ Kasachstan | <input checked="" type="checkbox"/> SK Slowakei |
| <input checked="" type="checkbox"/> CA Kanada | <input checked="" type="checkbox"/> LC Saint Lucia | <input checked="" type="checkbox"/> SL Sierra Leone |
| <input checked="" type="checkbox"/> CH & LI Schweiz und Liechtenstein | <input checked="" type="checkbox"/> LK Sri Lanka | <input checked="" type="checkbox"/> TJ Tadschikistan |
| <input checked="" type="checkbox"/> CN China | <input checked="" type="checkbox"/> LR Liberia | <input checked="" type="checkbox"/> TM Turkmenistan |
| <input checked="" type="checkbox"/> CO Kolumbien | <input checked="" type="checkbox"/> LS Lesotho | <input checked="" type="checkbox"/> TN Tunesien |
| <input checked="" type="checkbox"/> CR Costa Rica | <input checked="" type="checkbox"/> LT Litauen | <input checked="" type="checkbox"/> TR Türkei |
| <input checked="" type="checkbox"/> CU Kuba | <input checked="" type="checkbox"/> LU Luxemburg | <input checked="" type="checkbox"/> TT Trinidad und Tobago |
| <input checked="" type="checkbox"/> CZ Tschechische Republik | <input checked="" type="checkbox"/> LV Lettland | |
| <input checked="" type="checkbox"/> DE Deutschland, auch Gm | <input checked="" type="checkbox"/> MA Marokko | <input checked="" type="checkbox"/> TZ Vereinigte Republik Tansania |
| <input checked="" type="checkbox"/> DK Dänemark | <input checked="" type="checkbox"/> MD Republik Moldau | <input checked="" type="checkbox"/> UA Ukraine |
| <input checked="" type="checkbox"/> DM Dominica | <input checked="" type="checkbox"/> MG Madagaskar | <input checked="" type="checkbox"/> UG Uganda |
| <input checked="" type="checkbox"/> DZ Algerien | <input checked="" type="checkbox"/> MK Die ehemalige jugoslawische Republik Mazedonien | <input checked="" type="checkbox"/> US Vereinigte Staaten von Amerika |
| <input checked="" type="checkbox"/> EC Ecuador | <input checked="" type="checkbox"/> MN Mongolei | <input checked="" type="checkbox"/> UZ Usbekistan |
| <input checked="" type="checkbox"/> EE Estland | <input checked="" type="checkbox"/> MW Malawi | <input checked="" type="checkbox"/> VN Vietnam |
| <input checked="" type="checkbox"/> ES Spanien | <input checked="" type="checkbox"/> MX Mexiko | <input checked="" type="checkbox"/> YU Jugoslawien |
| <input checked="" type="checkbox"/> FI Finnland | <input checked="" type="checkbox"/> MZ Mosambik | <input checked="" type="checkbox"/> ZA Südafrika |
| <input checked="" type="checkbox"/> GB Vereinigtes Königreich | <input checked="" type="checkbox"/> NO Norwegen | <input checked="" type="checkbox"/> ZM Sambia |
| <input checked="" type="checkbox"/> GD Grenada | | <input checked="" type="checkbox"/> ZW Simbabwe |
| <input checked="" type="checkbox"/> GE Georgien | | |
| <input checked="" type="checkbox"/> GH Ghana | | |

sowie jeweils alle anderen zusätzlich möglichen Schutzrechte in diesen Ländern

Kästchen für die Bestimmung von Staaten, die dem PCT nach der Veröffentlichung dieses Formblatts beigetreten sind.

☒ VC St. Vincent u. die Grenadinen

Erklärung bzgl. vorsorglicher Bestimmungen: Zusätzlich zu den oben genannten Bestimmungen nimmt der Anmelder nach Regel 4.9 Absatz b auch alle anderen nach dem PCT zulässigen Bestimmungen vor mit Ausnahme der im Zusatzfeld genannten Bestimmungen, die von dieser Erklärung ausgenommen sind. Der Anmelder erklärt, daß diese zusätzlichen Bestimmungen unter dem Vorbehalt einer Bestätigung stehen und jede zusätzliche Bestimmung, die vor Ablauf von 15 Monaten ab dem Prioritätsdatum nicht bestätigt wurde, nach Ablauf dieser Frist als vom Anmelder zurückgenommen gilt. (Die Bestätigung (einschließlich der Gebühren) muß beim Anmeldeamt innerhalb der Frist von 15 Monaten eingehten.)

PCT Patentanmeldung

Anmelder: PACT XPP Technologies AG

Muthmannstr. 1

D-80939 München

Vertreter: Patentanwalt

Claus Peter Pietruk

Heinrich-Lilienfein-Weg 5

D-76229 Karlsruhe

Vertreter-Nr. 321 605

Titel: Rekonfigurierbare Elemente

Prioritäten

Die Priorität aus DE 102 07 224.8 (PACT15a), DE 102 08 435.1 (PACT15b),
60/317.876 (PACT26/US), DE 101 11 014.6 (PACT18a), DE 101 46 132.1
(PACT18-II), DE 102 36 271.8 (PACT30 "Fest in ROM"), DE 102 38 174.7
(PACT30-I), DE 102 36 272.6 (PACT33 "Tetris"), DE 102 38 173.9 (PACT33-
I), PACT34 ("Sequenzner" - hier liegt noch keine Aktenzeichenmitteilung
vor) wird beansprucht.

Definitionen

Rekonfigurierbare Elemente werden abhängig von der auszuführenden Appli-
kation unterschiedlich und applikationsentsprechend ausgestaltet.

Die Aufgabe der Erfindung besteht darin, Neues für die gewerbliche An-
wendung bereitzustellen.

Die Lösung der Aufgabe wird unabhängig beansprucht. Bevorzugte Ausführ-
ungsformen finden sich in den Unteransprüchen.

Unter einer rekonfigurierbaren Architektur werden vorliegend Bausteine
(VPU) mit konfigurierbarer Funktion und/oder Vernetzung verstanden, ins-
besondere integrierte Bausteine mit einer Mehrzahl von ein- oder mehrdi-

dimensional angeordneten arithmetischen und/oder logischen und/oder analogen und/oder speichernden und/oder intern/extern vernetzenden Baugruppen, die direkt oder durch ein Bussystem miteinander verbunden sind.

5 Zur Gattung dieser Bausteine zählen insbesondere systolische Arrays, neuronale Netze, Mehrprozessor Systeme, Prozessoren mit mehreren Rechenwerken und/oder logischen Zellen und/oder kommunikativen/peripheren Zellen (IO), Vernetzungs- und Netzwerkbausteine wie z.B. Crossbar-Schalter, ebenso wie bekannte Bausteine der Gattung FPGA, DPGA, Chameleon, XPUTER, 10 etc. Hingewiesen wird insbesondere in diesem Zusammenhang auf die folgenden Schutzrechte und Anmeldungen desselben Anmelders:

P 44 16 881.0-53, DE 197 81 412.3, DE 197 81 483.2, DE 196 54 846.2-53, DE 196 54 593.5-53, DE 197 04 044.6-53, DE 198 80 129.7, DE 198 61 088.2-53, DE 199 80 312.9, PCT/DE 00/01869, DE 100 36 627.9- 15 33, DE 100 28 397.7, DE 101 10 530.4, DE 101 11 014.6, PCT/EP 00/10516, EP 01 102 674.7, DE 196 51 075.9-53, DE 196 54 846.2-53, DE 196 54 593.5-53, DE 197 04 728.9, DE 198 07 872.2, DE 101 39 170.6, DE 199 26 538.0, DE 101 42 904.5, DE 102 06 653.1, DE 102 06 857.7, DE 100 28 397.7, DE 101 10 530.4, DE 102 02 044.2, DE 101 29 237.6-53, 20 DE 101 42 904.5, DE 100 50 442.6, DE 101 35 210.7-53, EP 02 001 331.4, 60/317,876. Diese sind hiermit zu Offenbarungszwecken vollumfänglich eingegliedert.

Die o.g. Architektur wird beispielhaft zur Verdeutlichung herangezogen 25 und im folgenden VPU genannt. Die Architektur besteht aus beliebigen arithmetischen, logischen (auch Speicher) und/oder Speicherzellen und/oder Vernetzungszellen und/oder kommunikativen/peripheren (IO) Zellen (PAEs), die zu einer ein- oder mehrdimensionalen Matrix (PA) angeordnet sein können, wobei die Matrix unterschiedliche, beliebig ausgestaltete Zellen aufweisen kann; auch die Bussysteme werden dabei als 30 Zellen verstanden. Der Matrix als ganzes oder Teilen davon zugeordnet ist eine Konfigurationseinheit (CT, Ladelogik), die die Vernetzung und Funktion des PA konfiguriert. Die CT kann z. B. als dedizierte Einheit gem. PACT05, PACT10, PACT17, ausgestaltet sein oder als Host- 35 Mikroprozessor nach P 44 16 881.0-53, DE 102 06 856.9 dem PA zugeordnet bzw. mit oder durch solche realisiert sein.

Stand der Technik

Unterschiedliche PAE-Strukturen sind nach dem Stand der Technik bekannt. Die gebräuchlichsten sind durch DE 196 51 075.9-53 , DE 100 50 442.6 , sowie Chameleon CS2112 definiert. Weiterhin soll auf die bekannten FPGA-Zellen verwiesen werden.

Aus dem universitären Umfeld sind Zellstrukturen wie die DPGAs, RawMachine (DeHuon), KressArrays (Kress, Uni Kaiserslautern), XPUTER (Hartenstein, Uni Kaiserslautern), sowie weitere Strukturen bekannt.

Die nachfolgend beschriebenen Erweiterungen, die für alle vorgenannten Strukturen nutzbar sind, verbessern die Nutzbarkeit der Architekturen und PAE-Strukturen in komplexen insbesondere auch stark sequentiellen und/oder wenig datenflußorientierten Anwendungen. Weiterhin wird der Anschluß an externe Einheiten (z.B. Speicher und/oder Peripherie) vereinfacht und homogenisiert.

Indirekte Konfiguration

In einer besonderen Ausführung einer PAE (IPAE) wird diese oder eine Gruppe von PAEs mit einem Speicher (RRAM), vorzugsweise einer RAM-PAE gekoppelt. Die IPAE weist einen eigenen internen Sequenzer auf oder ist mit einem Sequenzer bzw. Microcontroller mit einem bevorzugt limitierten, d.h. mit einer vergleichsweise geringen Anzahl an unterschiedlichen möglichen Befehlen, ähnlich wie bei RISC-Prozessoren und/oder bevorzugt vollständigen Befehlssatz (vgl. ARC Microprocessor) gekoppelt. Mit anderen Worten wird bevorzugt ein RISC Prozessor mit einem möglichst kleinen Befehlssatz, der jedoch berechnungstheoretisch vollständig ist, verwendet. In einer Ausführungsvariante kann der Sequenzer auch durch eine Konfiguration einer oder mehrerer PAEs gebildet werden. Es kann der Sequenzer in seiner Funktion und seinem Ablaufverhalten konfigurierbar ausgestaltet sein (wie beispielsweise nach dem Stand der Technik bekannt, z.B. durch EPS448 von Altera [ALTERA Data Book 1993]). Der Sequenzer/Microcontroller kann auf Zustände (z.B. Statussignale, Ereignis-

se) in der IPAE und/oder auf Zustände (z.B. auch Trigger) anderer PAEs, die mit der IPAE verbunden sind (z.B. über ein Bussystem), reagieren. In einem Register der IPAE wird ein Pointer auf einen RRAM Speicherinhalt konfiguriert, z. B. kann der ProgramPointer Rpp während des Reset-

5 Zyklus auf die Startadresse des Codes gesetzt werden. Ein Adressgenerator im Sequenzer liest den durch den Pointer referenzierten Speicherinhalt aus dem RRAM und schreibt diesen (oder einen Teil dessen) entweder in ein, beispielsweise durch den Speicherinhalt adressiertes, Konfigurationsregister einer adressierten PAE oder nutzt den Speicherinhalt als

10 Instruktion für eine nächste Verarbeitung. Der Pointer wird durch den Adressgenerator entsprechend der üblichen Arbeitsweise von Adresspointern inkrementiert und/oder dekrementiert und/oder bei Sprungbefehlen (JUMP, CALL, RETURN) neu gesetzt. Insoweit stellt der Speicher RRAM einen Codespeicher und in einer bevorzugten Ausführung auch Datenspeicher

15 für einen Sequenzer zur Verfügung und/oder wird als solcher genutzt. Der Sequenzer kann frei Code aus dem Speicher (RRAM) lesen und in einer bevorzugten Ausführung auch Daten aus dem Speicher lesen oder in den Speicher schreiben. Insofern stellt der Speicher auch einen Datenspeicher für den Sequenzer dar.

20 Der RRAM Speicherinhalt kann von einer übergeordneten Konfigurationseinheit (CT) geladen werden. In einer erweiterten Ausführung kann der Speicherinhalt, ggf. auch von der IPAE selbständig, zusätzlich oder alternativ aus einem anderen (beispielsweise externen) Speicher geladen oder an

25 diesen geschrieben werden, z.B. über einen Anschluß an ein Frontend.

In einer Ausführungsvariante kann der Speicher und/oder die IPAE einen direkten Anschluß (EXTBUS) an ein externes RAM und/oder externe IO besitzen. In einer dabei besonders bevorzugten Ausgestaltung kann der EXT-

30 BUS über eine, ggf. dedizierte, Verbindung des PAE-Bussystems an eine Interface-Baugruppe (IOAG) wie beispielsweise aus PACT03 oder PACT15 bekannt realisiert sein. Die Ansteuerung von Speicher (RAM) und/oder Peripherie (IO) erfolgt dabei bevorzugt durch die Interface-Baugruppe.

35 In einer besonders bevorzugten Ausgestaltung kann der RRAM selbständig Code und/oder Daten für den Sequenzer über den EXTBUS aus dem oder einem externen RAM laden. Diese Funktion kann durch eigenständige, im RRAM im-

plementierte oder implementierbare Adressgeneratoren realisiert werden. Beispielsweise eignen sich DMA-Kontroller besonders für diese Aufgabe, indem sie blockweise Daten zwischen den Speichern kopieren. Der Adressraum der zu lesenden Daten und der Zieladressraum wird entsprechend gesetzt und der Kopiervorgang wird gestartet. Das Setzen kann durch die IPAE erfolgen.

In einer hardwaremäßig aufwendigeren Lösung kann die Funktion durch eine implementierte MemoryManagementUnit (MMU) realisiert sein, deren allgemeine Funktionsweise durch den Stand der Technik per se definiert und bekannt ist. Vorliegend arbeitet die bevorzugte MMU hier wie folgt:

Der von der MMU verwaltete RRAM Speicher ist in mehrere Seiten (Pages) aufgeteilt. Jede Page enthält Daten eines virtuellen Speicherraumes innerhalb eines externen Speichers. Beispielsweise können die hexadezimalen RRAM-Adressen 0x0a00..0x0aff Daten des externen Speichers an den Adressen 0xbd13200..0xbd132ff enthalten. Zur Verwaltung der Adressumsetzung wird eine Adressübersetzungseinheit verwendet, die vorzugsweise durch in der RRAM-Zelle vorgesehene Lookup-Tabellen realisiert ist. Die MMU ist nun dazu vorgesehen, insbesondere einen großen Speicherraum auf den sehr viel kleineren des RRAM zu übersetzen. Dies geschieht vorliegend derart, dass Seiten je nach Bedarf von dem großen Speicherraum in den Kleinen kopiert werden. Sobald eine Seite nicht mehr benötigt wird, kann diese gelöscht und/oder überschrieben werden. Wenn die Daten auf der Seite verändert wurden, wird die Seite bevorzugt vor dem Löschen/Überschreiben in den großen Speicherraum zurückgeschrieben.

Die Adressumsetzungseinheit arbeitet dann derart, dass ein höherwertiger Teil der physikalischen Adresse (also die Adresse der Seite) in dem Lookup-Speicher abgelegt wird und auf die entsprechenden Daten der Seite im RRAM zeigt, sobald die Seite innerhalb des kleinen Speichers (RRAM) verfügbar ist. Dadurch kann ein Zugriff auf die Seite erfolgen. Fehlt die Seite im RRAM, ist auch keine Referenz eingetragen. In diesem Fall muss die Seite erst von einem großen (externen) Speicherraum in den RRAM kopiert werden. Hierzu kann eine andere, bevorzugt aktuell nicht verwendete Seite gemäß dem vorstehenden Ablauf überschrieben werden.

Das Kopieren kann dabei automatisiert, also ohne wesentliche Beteiligung durch den Sequenzer erfolgen, indem von der MMU ein DMA-Kontroller angesteuert wird. Die erfindungsgemäße MMU des hier offenbarten RRAM ist daher mit einer Ansteuerung für einen DMA-Kontroller versehen und/oder

5 verbindbar. Diesem werden die entsprechenden Seitenadressen im RRAM und externen RAM, sowie die Seitengröße durch die MMU zur Verfügung gestellt, z. B. indem sie in Register eingetragen werden.

- 10 In einer möglichen und applikationsabhängig ggf. bevorzugten Ausführung können mehrere EXTBUS-Interface implementiert sein.

In einer möglichen Ausführung ist der RRAM in mehrere Segmente unterteilt, die in unterschiedlichen Adressbereichen liegen. Die Segmente

15 können beispielsweise für einige der folgenden Funktionen aufgeteilt sein bzw. aufteilbar sein und insbesondere eine Größe aufweisen, die die Implementierung aller oder einiger der folgenden Funktionen ermöglicht sowie entsprechende Steuerungen, die gegebenenfalls konfigurierbar sind, bevorzugt aber fest implementiert sind, besitzen:

- 20 Sequenzer-/Code-Speicher, Stack (z.B. für Registersatz), Datenspeicher, Heap, IO-Puffer, Puffer zu externem RAM bzw. Cache, Lookup-Tabellen, Konfigurationen für PAEs und/oder Busse, der Registersatz der IPAE. Je nach Funktion können dazu folgende Ansteuermechanismen vorgesehen und/oder konfiguriert sein:

- 25 Sequenzer-/Code-Speicher: Programmzeiger auf die entsprechenden Speicherstellen (Rpp).

Stack: Stackzeiger auf die oberste Speicherstelle des Stack (Rsp), gegebenenfalls auch ein Framepointer (Rfp), wie er nach dem Stand der Technik (z. B. Intel Pentium) per se bekannt ist.

- 30 Konfigurationen für PAEs und/oder Busse: Hierauf kann ein Zeiger innerhalb der CT und/oder - implementierungsabhängig ein Zeiger innerhalb der Konfigurationssteuerung der PAE zeigen.

Registersatz der IPAE: Sollte der Registersatz der PAE im Speicher untergebracht sein, wird dieser direkt durch die PAE bevorzugt hardware-

- 35 technisch fest vorgegebenen adressiert.

Die restlichen Speicherbereiche, wie Datenspeicher, Puffer, Tabellen etc. werden typischerweise und bevorzugt durch den Compiler oder Programmierer aufgebaut. Die Adressierung dieser Bereiche erfolgt durch das auszuführende Programm und/oder Betriebssystem und wird innerhalb des Programmes und/oder Betriebssystems, ggf. unter Zuhilfenahme der Registersatzes und der ALU des Sequenzers, berechnet.

Der Registersatz der IPAE kann in einer besonderen Ausgestaltung ähnlich dem Registersatz von Transputern als Stack organisiert sein. Dadurch kann der Registersatz besonders klein und hardwaretechnisch effizient realisiert werden (typischerweise reichen 3 Register A, B und C aus). Weiterhin ist aus der Transputertechnologie bekannt, dass Compiler effizient mit einem derartigen hardwaretechnisch kostengünstigen Registersatz arbeiten können. Ebenfalls kann der Registersatz optional im RRAM liegen.

In einer Ausführung kann und wird der RRAM als Multi-Port Speicher ausgeführt sein. Multi-Port Speicher erlauben den ggf. auch gleichzeitigen Schreib- und/oder Lese-Zugriff durch mehrere Speicherzugriffseinheiten auf den Speicherinhalt. Speicherzugriffseinheiten können beispielsweise externe und/oder interne Peripherie, Prozessoren, andere PAEs sein. Die Funktion von Multi-Port Speichern ist nach dem Stand der Technik ebenfalls bekannt.

In einer besonderen Ausführung kann die IPAE mit dem RRAM als lokale und ggf. auch globale Konfigurationseinheit ähnlich einer CT für PAEs in der Umgebung arbeiten oder unter anderem diese Funktion mit erfüllen. Bevorzugt arbeitet die PAE nach dem aus DE 196 54 846.2-53 bekannten Verfahren bei der Verwendung als lokal Konfigurationseinheit. Wird die PAE als globale Konfigurationseinheit verwendet, oder sind sehr viele lokale PAEs zu konfigurieren, wird bevorzugt das Verfahren nach DE 196 54 593.5-53 verwendet, das eine FILMO-Funktionalität aufweist und daher sehr viele und auch voneinander unabhängige Konfigurationen verwalten kann.

Die IPAE adressiert, z. B. gesteuert durch den Sequenzer/ Microcontroller, Konfigurationen im RRAM und konfiguriert diese an PAEs und/oder sich selbst und/oder bestimmt den Ablauf des Sequen-

zers/Microcontrollers. Bevorzugt findet hierbei eine Synchronisation mit einer übergeordneten CT ähnlich der bekannte Inter-CT-Protokolle (DE 198 07 872.2, DE 100 28 397.7, DE 199 26 538.0) statt. Die IPAE RRAM Schaltung kann Konfiguration über eines der EXTRAM-Interface selbst la-
5 den und/oder Konfigurationen von einer übergeordneten CT über das CT In-
terface anfordern. Die Funktionsweise kann ähnlich der Rekonfigurations-
einheit in DE 196 54 846.2-53 sein. Die Konfigurationsdaten für die
PAEs werden durch die IRAM an die PAEs weitergeleitet oder in einer be-
vorzugten Ausgestaltung direkt von RRAM. Zur Aufteilung der Daten im
10 RRAM an mehrere PAEs kann dabei ein Busverteilverfahren ähnlich des in
DE 101 10 530.4 beschriebenen SIMD-Bussystems verwendet werden.

Mit anderen Worten ist die prinzipielle Arbeitsweise einer IPAE RRAM
Verschaltung ähnlich einem Microcontrollersy-stem, dessen Busanbindung
15 und/oder dessen Datentransfer und/oder dessen Programmablauf einem VPU-
System entspricht.

Es wird insbesondere Schutz für IPAE-RRAM-Verschaltungen beansprucht,
bei denen die IPAE und das RRAM jeweils als separate Funktionselemente
20 (PAEs) eines rekonfigurierbaren Bausteins ausgestaltet sind und typi-
scherweise beliebige Verschaltungen und Funktionen ausführen können,
aber jedoch speziell zum Einsatz der erfindungsgemäß beschriebenen Se-
quenzstruktur aus IPAE und RRAM entsprechend konfiguriert und verwen-
det werden können. Die Konfiguration erfolgt dabei bevorzugt durch die
25 übergeordnete Konfigurationseinheit CT.

Ebenfalls wird Schutz beansprucht für PAEs, die zusätzlich zu ihrem An-
schluss an die internen Bussysteme des Arrays aus PAEs einen dedizierten
Anschluss (IO-Channel) an ein überregionales Bussystem aufweisen, das
30 insbesondere Daten über lange Strecken innerhalb des Arrays überträgt
und/oder insbesondere direkten Anschluß an die Peripherie aufweist. Der
Anschluß an die Peripherie kann dabei direkt erfolgen, indem z. B. das
Bussystem bereits dem peripheren Protokoll entspricht oder über entspre-
chende Protokollwandler zur Umsetzung des Protokolls erfolgen. Das dedi-
35 zierte Bussystem kann dabei bereits einem Industriestandard entsprechen,
z. B. PCI, RapidIO, Firewire, USB, Ethernet, RAMBUS, DDR-RAM etc. um so-
mit einen einfachen und unaufwendigen Anschluss der peripheren Geräte zu

ermöglichen. Gegebenenfalls können auch in zwischengeschalteten IOAGs (vgl. DE 196 54 595.1-53) Protokollkonvertierungen derart durchgeführt werden, so dass ein internes vereinfachtes und ggf. proprietäres Busprotokoll auf ein oder mehrere komplexere externe Standardprotokolle übersetzt werden.

Es soll besonders darauf hingewiesen werden, dass unter Peripherie auch Speicher verstanden werden, wie bei den bereits aufgezählten Busprotokollen verdeutlicht wird.

- 10 Ebenfalls ist erfindungsgemäß besonders relevant, dass PAEs auch mehrere Anschlüsse an dedizierte Bussysteme aufweisen können.

Desweiteren sind anwendungsabhängig auch Architekturen sinnvoll, bei denen nur eine Teilmenge der PAEs Anschlüsse an ein dediziertes Bussystem aufweist, oder unterschiedliche PAEs mit einer unterschiedlichen Anzahl von Anschlüssen an ggf. auch unterschiedliche dedizierte Bussysteme aufweisen.

- 20 Im folgenden wird eine detaillierte Beschreibung einer Ausführungsvariante der erfindungsgemäßen Kopplung von IPAE und RRAM ausgeführt:

Es wird erfindungsgemäß bei einem in Funktion und/oder Vernetzung insbesondere zur Laufzeit ohne Störung nicht zu rekonfigurierender Elemente rekonfigurierbaren Zellelementefeld zur Datenverarbeitung mit Funktionszellen zur Ausführung algebraischer und/oder logischer, konfigurierbarer Funktionen und Speicherzellen, um Informationen zu empfangen, abzuspeichern und/oder auszugeben vorgeschlagen, daß eine Steuerverbindung (CMD) von den Funktionszellen zu den Speicherzellen geführt ist. Diese Steuerverbindung dient dazu, die Adress- und/oder Datenein/ausgabe aus dem Speicher durch die zugeordnete Funktionszelle, typisch einer ALU-PAE, steuerbar zu machen. So kann etwa angegeben werden, ob die nächste übertragene Information als Adresse oder als Daten behandelt werden soll und ob ein Lese- und/oder Schreibzugriff erforderlich ist. Diese Datenübertragung aus der Speicherzelle, bei der es sich etwa um eine RAM-PAE handeln kann, auf die ALU-PAE erlauben dann, daß neue, von der ALU abzuarbeitende Befehle in diese geladen werden können. Es ist auf diese Weise möglich, lediglich durch Vorsehen einer dedizierten und dediziert funk-

tionszellenkontrollierten Steuerverbindung zwischen Funktionszelle und Speicherzelle bereits mit nur zwei Elementen, die über geeignete Busse verbunden sind, eine Sequenzerstruktur in einem Zellelementefeld aufzubauen, ohne daß ansonsten weitere Maßnahmen und/oder bauliche Veränderungen erforderlich sind. In der Speicherzelle können Daten, Adressen, Programmschritte usw. in per se aus herkömmlichen Prozessoren bekannter Weise abgelegt werden. Weil beide Elemente auch in anderer Weise bei entsprechender Konfiguration einsetzbar sind, ergibt sich eine besonders effiziente Bauweise, die sowohl Sequenzerstrukturen als auch vektoriel-

5 len und/oder pa- rallelisierbaren Strukturen besonders gut anpaßbar ist.

10

Es ist einsichtig, daß durch die Verwendung von lediglich zwei Zellen in einem Zellelementefeld, nämlich der Funktionszelle und der Informations-

15 bereitstellungszelle eine Vielzahl von sequenzerartigen Strukturen in dem rekonfigurierbaren Zellelementefeld aufgebaut werden kann. Dies ist insofern vorteilhaft, als oftmals bei der Datenverarbeitung, etwa in einem multitaskingfähigen Betriebssystem, eine Reihe unterschiedlicher und voneinander per se verschiedener Aufgaben abgearbeitet werden muß. Es

20 können dann eine Vielzahl derartiger Aufgaben in einem einzigen Zellelementefeld effektiv gleichzeitig abgearbeitet werden. Die Vorteile für Echtzeitanwendungen sind offensichtlich. Weiter ist es auch möglich, die einzelnen Sequenzerstrukturen, die in einem Zellelementefeld unter Vorsehung der erfindungsgemäßen Steuerverbindung aufgebaut werden, mit

25 unterschiedlichen Taktraten zu betreiben, etwa um den Stromverbrauch dadurch zu senken, daß Aufgaben mit geringerer Priorität langsamer abgearbeitet werden. Es ist überdies möglich, bei der Ausführung per se weitgehend paralleler Algorithmen sequenzerartige Programmteile in dem Feld parallel oder vektoriell abzuarbeiten und umgekehrt.

30

Das Zellelementefeld mit den in Funktion und/oder Vernetzung konfigurierbaren Zellen kann einsichtigerweise einen Prozessor, einen Coprozessor und/oder einen Mikrocontroller bilden, bzw. eine parallele Vielzahl oder Kombinationen derselben.

35

Die Funktionszellen sind typisch als arithmetische Logikeinheiten gebildet, wobei sie insbesondere grobgranulare Elemente darstellen, die aber

mit einer feingranularen Statemachine versehen sein können. In einem besonders bevorzugten Ausführungsbeispiel handelt es sich bei den ALUs um sogenannte erweiterte ALUs (EALU), wie diese in den früheren Anmeldungen des vorliegenden Anmelders beschrieben wurden. Eine Erweiterung kann insbesondere die Steuerleitungskontrolle, Befehlsdekodiereinheit etc. umfassen, soweit erforderlich. Es soll darauf hingewiesen werden, dass grundsätzlich zumindest eine Teilmenge der Funktionszellen auch aus feingranularen FPGA-Elementen aufgebaut sein kann.

- 10 Die Speicherzellen können Daten und/oder Informationen flüchtig und/oder nichtflüchtig speichern. Wenn in den Speicherzellen abgelegte Informationen, seien es Programmschritte, Adressen für einen Zugriff auf Daten oder registerartig bzw. heap-artig abgelegte Daten als flüchtige Daten abgelegt sind, so kann eine vollständige Rekonfiguration während des Betriebes erfolgen. Alternativ ist es möglich, nichtflüchtige Speicherzellen vorzusehen. Die nichtflüchtigen Speicherzellen können etwa als EEPROM-Bereich und dergleichen vorgesehen werden, in die ein rudimentäres Bios-Programm abgelegt wird, das bei Inbetriebnahme der Anordnung auszuführen ist. Auf diese Weise kann ohne weitere Bauteile eine Inbetriebnahme einer Datenverarbeitungseinrichtung erfolgen. Ein nichtflüchtiger Datenspeicher kann auch dann vorgesehen werden, wenn aus Kosten- und/der Raumgründen beschlossen wird, daß immer wieder dieselben Programmteile auszuführen sind, wobei dann auch unter solchen festen Programmteilen, etwa nach Art der WAVE-Rekonfiguration, im Betrieb gewechselt werden kann. Die Möglichkeiten, derartige nichtflüchtige Speicher vorzusehen und zu verwenden, sind Gegenstand anderer Schutzrechte des Anmelders. Es ist möglich, sowohl flüchtige als auch nichtflüchtige Daten in den Speicherzellen abzuspeichern, etwa um ein Bios-Programm fest abzulegen und die Speicherzelle dennoch für andere Zwecke nutzen zu können.

- 30 Die Speicherzelle ist bevorzugt so ausgebildet, daß sie eine hinreichende Vielzahl von zu verarbeitenden Daten und/oder abzuarbeitenden Programmteilen speichern kann. Es sei dabei darauf hingewiesen, daß diese Programmteile sowohl als Programmschritte ausgebildet sein können, die jeweils vorgeben, was eine einzelne, insbesondere die zugeordnete PAE, also insbesondere die die Speicherzelle steuernde Funktionszelle, im nächsten Schritt zu tun hat, als auch ganze Konfigurationen für Feldbe-

reiche oder andere Felder beinhalten kann. In einem solchen Fall ist es ohne weiteres möglich, daß die aufgebaute Sequenzerstruktur einen Befehl ausgibt, auf Grund dessen eine Rekonfiguration von Zellelementefeldbereichen erfolgt. Damit arbeitet die diese Konfiguration auslösende Funktionszelle dann zugleich als Ladelogik (CT). Es sei darauf hingewiesen, daß die Konfiguration von anderen Zellen wiederum dergestalt erfolgen kann, daß dort eine sequenzerartige Datenverarbeitung erfolgt und es ist in diesen Feldern wiederum möglich, andere Zellen im Verlauf der Programmabarbeitung zu konfigurieren bzw. rekonfigurieren. Damit ergibt sich ein iteratives Konfigurieren von Zellelementebereichen und ein Einschachteln von Programmen mit Sequenzer- und Parallel-Strukturen, die ähnlich ineinander geschachtelt sind wie eine Babuschka. Es sei darauf hingewiesen, daß hier insbesondere durch Ein-Ausgabezellen ein Zugriff auf weitere Zellelementefelder außerhalb eines einzelnen integrierten Bausteines erfolgen kann, was die Gesamtrechenleistung massiv erhöhen kann. Es ist insbesondere möglich, bei Auftreten von Konfigurationen in einem Codeteil einer in ein Zellelementefeld hineinkonfigurierten Sequenzerstruktur gegebenenfalls entweder die Konfigurationsanforderungen auf einem zugewiesenen Zellelementefeld, das von der jeweiligen Sequenzerstruktur allein verwaltet wird, durchzuführen und/oder es können derartige Anforderungen an eine Konfigurations-Mastereinheit abgegeben werden, um sicherzustellen, daß eine gleichmäßige Belegung aller Zellelementefelder erfolgt. Es ergibt sich somit quasi ein Unterprogrammaufruf durch Übergabe von erforderlichen Konfigurationen an Zellen oder Ladelogiken. Dies wird für sich als schutzwürdig angesehen. Es sei auch darauf hingewiesen, daß die Zellen, sofern sie selbst für die Konfiguration anderer Zellelementefeldbereiche Zuständigkeit besitzen, mit hard- oder softwareartig implementierten FILMO-Strukturen und dergleichen zur Sicherstellung einer ordnungsgemäßen Rekonfiguration versehen sein können. Auf die Möglichkeit, die Speicherzellen während der Abarbeitung von Befehlen derart zu beschreiben, daß sich der abzuarbeitende Code bzw. das abzuarbeitende Programm ändert, sei hingewiesen. In einer besonders bevorzugten Variante ist diese Art der Selbstmodifikation (SM) aber durch eine entsprechende Steuerung über die Funktionszelle unterdrückt.

Es ist möglich, daß die Speicherzelle abgespeicherte Information hier auf die Ansteuerung der sie steuernden Funktionszelle direkt oder indi-

rekt auf einen zur Funktionszelle führenden Bus gibt. Die indirekte Aus-
 gabe kann insbesondere dann erfolgen, wenn beide Zellen benachbart lie-
 gen und die durch Ansteuerung angeforderte Information an die ALU-PAE
 über ein Bussegment eintreffen muß, das nicht unmittelbar mit dem Aus-
 gang der Speicherzelle verbunden werden kann. In einem solchen Fall kann
 5 die Speicherzelle Daten auf dieses Bussystem insbesondere über Rück-
 wärtsregister (Backward-Register) ausgeben. Es ist daher bevorzugt, wenn
 zumindest eine von Speicherzelle und/oder Funktionszelle ein solches
 Backward-Register aufweist, welches im Informationsweg zwischen Spei-
 cherzelle und Funktionszelle angeordnet werden kann. Diese Register
 10 brauchen in einem solchen Fall nicht zwingend mit weiteren Funktionali-
 täten versehen sein, obwohl dies etwa bei Anforderung von Daten aus der
 Speicherzelle für die weitere Verarbeitung, entsprechend einem herkömm-
 lichen LOAD-Befehl eines typischen Mikroprozessors, zur Veränderung der
 Daten noch vor dem Hineinladen in die PAE ohne weiteres denkbar ist, um
 15 z. B. einen Befehl LOAD++ zu realisieren.
 Mit anderen Worten werden innerhalb der beschriebenen Struktur Busver-
 bindungen bei Bedarf durch die in der XPP-Technologie des Anmelders ty-
 pischen Forward(FREG)- und Backward(BREG)-Register geführt. Diese besit-
 20 zen die Möglichkeit Daten zwischen horizontalen Bussystemen vertikal zu
 übertragen und können mehrere Busse multiplexen oder demultiplexen. Der
 Vollständigkeit halber sein darauf hingewiesen, dass FREG und BREG (ent-
 gegen ihrer Namensgebung) nicht zwangsläufig Registerstufen darstellen,
 sondern lediglich optional und ggf. konfigurierbare Register aufweisen.
 25 Die Steuerverbindung (CMD) kann dabei an FREG und/oder BREG der jeweili-
 gen Funktionszellen (PAEs) geführt werden, um die Busdatentransfers ent-
 sprechend des aktuell ausgeführten Befehls zu steuern.

Die Speicherzelle wird bevorzugt dazu angeordnet sein, Informationen von
 30 der sie steuernden Funktionszelle zu empfangen, wobei auch weiter ein
 Informationseinspeichern über eine Ein-Ausgabezeile und/oder eine die
 Speicherzelle nicht steuernde Zelle möglich ist. Insbesondere dann, wenn
 Daten von einer Ein-Ausgabezeile in die Speicherzelle geschrieben werden
 sollen, ist es bevorzugt, wenn auch diese Ein-Ausgabezeile (I/O-PAE) von
 35 der Funktionszelle gesteuert wird. Dabei kann etwa die Adresse, bei wel-
 cher eine in die Speicherzelle zu schreibende oder gegebenenfalls auch
 direkt an die Funktionszelle (PAE) zu übertragende Information zu lesen

ist, an die I/O-PAE von der ALU-PAE übermittelt werden. Es sei in diesem Zusammenhang darauf hingewiesen, daß diese Adresse über eine Adreßübersetzungstabelle (Adresstranslationtable), einen Adresstranslationbuffer oder eine MMU-artige Struktur in der I/O-PAE festgelegt werden kann. Es ergeben sich insbesondere in einem solchen Fall die vollen Funktionalitäten typischer Mikroprozessoren.

Die Funktionszellen-Speicherzellenkombination ist demnach in einer bevorzugten Variante zumindest ein Ein-Ausgabe-Mittel zugeordnet, mit welchem dann an eine externe Einheit, eine andere Funktionszelle, Funktionszellen-Speicherzellen-Kombination und/oder Speicherzellen Information gesandt und/oder von dieser empfangen werden kann.

Die Ein-Ausgabe-Einheit wird dabei bevorzugt gleichfalls zum Empfang von Steuerbefehlen aus der Funktionszelle ausgebildet.

Die Funktionszellen-Speicherzellenkombination weist bevorzugt Datentransfermöglichkeiten an die übrigen Funktionszellen und/oder Speicherzellen eines VPU-Bausteines auf, insbesondere solchen, die sich im Array aus PAEs (PA) befinden. Hierzu werden Zugriffsmöglichkeiten über die Bussysteme auf die entsprechenden Zellen zur Verfügung gestellt. Der Zugriff erfolgt bevorzugt über die Forward- und/oder Backward-Register der PAEs der Funktionszellen-Speicherzellenkombination, durch die Übertragung der "Port"-Steuerkommandos.

In einer bevorzugten Variante ist die Steuerverbindung (CMD) dazu ausgebildet, zumindest einige und bevorzugt alle der nachfolgenden Steuerkommandos zu übertragen:

OPCODE FETCH,
INTERNE/EXTERNE DATENZUGRIFFE
POSITIONIERUNG VON INTERNEN/EXTERNEN ADRESSPOINTERN
POSITIONIERUNG VON INTERNEN/EXTERNEN PROGRAMMPOINTERN
PROGRAMMPOINTER INCREMENT.
POSITIONIERUNG VON INTERNEN/EXTERNEN STACKPOINTERN
STACKZUGRIFFE (PUSH, POP)

Beispielsweise kann diese Funktionalität durch folgende CMD Steuerkommandos implementiert werden:

load_const: Lade eine Konstante in ein Register
 5 write_Rap: Setze Adress Pointer für Speicherzugriffe
 (z. B. Heap)
 read_Rap: Lese Adress Pointer für Speicherzugriffe
 (z. B. Heap)
 read_Reg: Lese ein Register aus dem Speicher (wenn Register in
 10 der RAM-PAE implementiert sind)
 write_Reg: Schreibe Daten in ein Register im Speicher (wenn Register in der RAM-PAE implementiert sind)
 write&decr_Rsp: Schreibe ein Datenwort auf den Stack und dekrementiert den Stackpointer
 15 read&incr_Rsp: Lese ein Datenwort vom Stack und inkrementiere den Stackpointer
 set_Rpp: Setze Programmpointer
 set&push_Rpp: Schreibe Programmpointer auf Stack und setze Programmpointer neu

20 Die Steuerkommandos dienen der Steuerung der angeschlossenen Speicherzellen und Funktionszellen (PAEs). Weiterhin steuern die Steuerkommandos den Datentransfer auf den Bussystemen, beispielsweise durch Ansteuerung von Multiplexern, Switches, Transmission Gates, o. ä. in den Forward-
 25 und Backward-Registern (FREG/BREG). Weitere Befehle sind z. B.:

read_Port: Lese Daten von einem Port (beispielsweise implementiert durch ein FREG) zum Array
 write_Port: Schreibe Daten auf einen Port (beispielsweise implementiert durch ein BREG) zum Array

30 Dies kann durch eine entsprechende Bitbreite der Steuerleitung und eine zugeordnete Decodierung bei den Empfängern erfolgen. Die jeweils erforderlichen Steuer- und Dekodiermittel können problemfrei und kostengünstig vorgesehen werden. Wie ersichtlich, ergibt sich mit den Signalen
 35 eine praktisch vollständige Sequenzerfähigkeit der Anordnung. Daß auf diese Weise eine Allgemeinzweckprozessordatenverarbeitungseinheit erhalten wird, sei erwähnt.

Die Anordnung wird typisch so gewählt sein, daß die Funktionszelle als alleiniger Master auf die Steuerverbindung und/oder ein als Steuerverbindung dienendes Bussegment bzw. Bussystem zugreifen kann. Es ergibt sich somit eine Anordnung, bei der die Steuerleitung als Command-Leitung wirkt, wie sie in herkömmlichen Prozessoren vorgesehen ist.

Die Funktionszelle und die Speicherzelle bzw. I/O-Zelle sind bevorzugt benachbart angeordnet. Unter benachbart kann dabei wie bevorzugt verstanden werden, daß die Zellen unmittelbar nebeneinander angeordnet sind. Alternativ befinden sie sich zumindest dicht beieinander. Die Anordnung der Funktions- und Speicherzellen in Nachbarschaft zueinander sorgt dafür, daß keine, jedenfalls keine signifikanten Latenzzeiten zwischen Ansteuerung und Dateneingang der angeforderten Information in der Funktionszelle auftreten, nur weil die Verbindungen zwischen den Zellen zu lang sind. Dies sei als „direkt“ verstanden. Müssen Latenzzeiten berücksichtigt werden, so kann auch ein Pipelining in den Sequenzerstrukturen vorgesehen werden. Dies wird besonders wichtig bei sehr hoch getakteten Anordnungen. Es sei darauf hingewiesen, daß es ohne weiteres möglich ist, entsprechend hochfrequent getaktete Zelleinheiten vorzusehen, die wie im Stand der Technik per se bekannt, auch entsprechend schnell auf geeignete Speicherzellen zugreifen können. Auch in einem solchen Fall, etwa wenn per se bekannte Architekturelemente für die Funktionszellen verwendet werden, wird gleichzeitig eine Rekonfigurierbarkeit des Funktionszellenelementes und der zugehörigen Vernetzungen vorzusehen sein. In einer besonders bevorzugten Variante sind die Funktionszellen, die Informationsbereitstellungszellen wie Speicherzellen, I/O-Zellen und dergleichen multidimensional angeordnet, insbesondere nach Art einer Matrix bzw. auf Gitterpunkten eines eindimensionalen Gitters usw. Wenn eine regelmäßige Struktur vorliegt, wie dies dort der Fall ist, wird einer Zelle typisch aus einer ersten Reihe Information, das heißt Operanden, Konfigurationen, Triggersignale usw. zugeführt, während in einer darunterliegende Reihe Daten, Triggersignale und andere Informationen abgegeben werden. In einem solchen Fall wird es bevorzugt sein, wenn die Zellen in ein und derselben Reihe liegen und es kann dann der Informationstransfer aus der Informationsbereitstellungszelle in den erforderlichen Eingang der Funktionszelle über ein Backward-Register er-

folgen. Die Möglichkeit, die Register für Pipelining zu benutzen, sei erwähnt.

Es wird weiter Schutz beansprucht für ein Verfahren zum Betrieb eines Zellelementefeldes, insbesondere multidimensionalen Zellelementefeldes mit Funktionszellen zur Ausführung algebraischer und/oder logischer Funktionen und Informationsbereitstellungszellen, insbesondere Speicherzellen und/oder Ein-Ausgabezellen zum Empfangen und/oder Ausgeben von Informationen und/oder Speichern derselben, wobei zumindest eine der Funktionszellen Steuerbefehle an zumindest eine Informationsbereitstellungszelle ausgibt, dort im Ansprechen auf die Steuerbefehle Information für die Funktionszelle bereitgestellt wird und die Funktionszelle dazu ausgebildet ist, die weitere Datenverarbeitung im Ansprechen auf die bereitgestellte Information durchzuführen, um so sequenzerartig Daten zu verarbeiten.

Es wird also in einem rekonfigurierbaren Feld durch die Ausgabe der Steuerbefehle an die Speicherzelle einer Sequenzerstruktur eine sequenzerartige Datenverarbeitung ermöglicht. Die Befehle, die als Steuerbefehle von der Funktionszelle ausgegeben werden können, ermöglichen dabei einen sequenzerartigen Betrieb, wie er aus herkömmlichen Prozessoren bekannt ist. Es sei darauf hingewiesen, daß es ohne weiteres möglich ist, nur Teile der genannten Befehle zu implementieren und dennoch eine vollständig sequenzerartige Datenverarbeitung zu gewährleisten.

Die vorstehende Ausführungsvariante wird im folgenden noch einmal und beispielsweise anhand der Zeichnungen beschrieben. In dieser ist gezeigt durch:

- Fig. 1 ein erfindungsgemäßes Zellelementefeld,
- Fig. 2a ein Detail hiervon,
- Fig. 2b,c das Detail von Fig. 2a während verschiedener Datenverarbeitungszeiten,
- Fig. 3a eine alternative Ausführungsform des Details von Fig. 2,
- Fig. 3b eine besonders bevorzugte Variante des Details.

Fig. 4 Grundaufbau einer Funktions-/Speicherzelle
(PAE)

Fig. 5 eine Ausgestaltungsvariante von Fig. 3b

5

Nach Fig. 1(a/b) umfaßt ein allgemein mit 0101 bezeichnetes Zellelementefeld zur Datenverarbeitung 0101 Funktionszellen 0102 zur Ausführung von arithmetischen und/oder logischen Funktionen sowie Speicherzellen 0103, um Informationen zu empfangen, abzuspeichern und/oder auszugeben, wobei eine Steuerverbindung 0104 von Funktionszellen 0102 zu den Speicherzellen 0103 geführt ist.

10

Zunächst wird die Arbeitsweise von Fig. 1a beschrieben. Fig. 1b stellt eine bevorzugte Ausgestaltung und Anordnung der Funktionszellen und Speicherzellen dar.

15

Das Zellelementefeld 0101 ist in der Vernetzung der Elemente 0102, 0103, 0104 frei konfigurierbar, und zwar ohne den laufenden Betrieb nicht neu zu konfigurierender Zellelementeteile zu stören. Dabei können die Verbindungen konfiguriert werden, indem Bussysteme 0105 wie erforderlich geschaltet werden. Weiter sind die Funktionszellen 0102 in ihrer jeweiligen Funktion konfigurierbar. Bei den Funktionszellen handelt es sich um arithmetische Logikeinheiten, die um bestimmte, Rekonfiguration ermöglichende Schaltkreise erweitert sind, wie Statemachines, Schnittstellenbeschaltung zur Kommunikation mit der bevorzugt außerhalb des Zellelementefeldes angeordneten Ladelogik 0106 usw. Auf die entsprechenden Voranmeldungen des Anmelders wird hingewiesen.

25

Die Zellelemente 0102, 0103 des Zellelementefeldes 1 sind zweidimensional in Reihen und Spalten angeordnet, wobei jeweils eine Speicherzelle 0103 unmittelbar neben einer Funktionszelle 0102 liegt und hier je Reihe drei Speicherzellen-Funktionszellen-Paare vorliegen, in denen die Funktions- und Speicherzellen jeweils über Steuerverbindungen 0104 miteinander verbunden sind. Die Funktions- und Speicherzellen 0102, 0103 weisen Eingänge auf, die mit dem Bussystem oberhalb der Reihe, in der sich die jeweiligen Zellelemente verbindbar sind, um Daten davon zu empfangen. Weiter weisen die Zellen 0102, 0103 Ausgänge auf, die auf das Bussystem 0105 unterhalb der Reihe Daten ausgeben. Wie noch erläutert werden wird,

35

ist überdies jede Speicherzelle 0103 mit einem Rückwärtsregister (BW) versehen, durch welches Daten von dem Bus unterhalb einer Reihe auf den Bus oberhalb der jeweiligen Reihe durchgeschleust werden können.

- 5 Mit Ausnahme der Steuerverbindungen 0104 und der zugeordneten Schaltungen innerhalb der Funktionszellen (ALU in Fig. 2) bzw. Speicherzellen (RAM in Fig. 2) handelt es sich bei dem Zellelementefeld zur Datenverarbeitung von Fig. 1 um ein herkömmliches Zellelementefeld, wie es bei rekonfigurierbaren Datenverarbeitungsanordnungen, beispielsweise einer VPU, 10 entsprechend der XPP-Technologie des Anmelders gebräuchlich und bekannt ist. Insbesondere kann das Zellelementefeld von Fig. 1 wie bekannt betrieben werden, weist also entsprechende Beschaltungen zur Wave-Rekonfiguration, zum Debugging, Übertragen von Triggersignalen etc. auf.
- 15 Die Besonderheiten des Zellelementefeldes der vorliegenden Erfindung ergeben sich aus der Steuerverbindung 0104 und der zugehörigen Beschaltung, die nachfolgend näher beschrieben werden wird mit Bezug auf die Fig. 2a-c. Es sei dabei erwähnt, daß, während in Fig. 1 eine Steuerverbindung 0104 stets von einem weiter links liegende Funktionszellenelement zu einer weiter rechts liegenden Speicherzelle geführt ist, und 20 zwar nur und genau zu einer solchen Speicherzelle, es einleuchtenderweise möglich ist, auch für die Steuerleitungen eine konfigurierbare Vernetzung vorzusehen, um entweder an anderer Stelle liegende Speicherzellen anzusprechen und/oder um ggf. mehr als eine Speicherzelle anzusprechen zu können, wenn etwa in großem Umfange Speicherbedarf für Informationen besteht, die von den Speicherzellen zu empfangen, abzuspeichern und/oder 25 auszugeben ist. Aus Gründen der Übersichtlichkeit wird aber in Fig. 1 und 2 lediglich auf fest vorgesehene einzelne Steuerverbindungen Bezug genommen, was das Verständnis der Erfindung wesentlich erleichtert. Die Steuerverbindung ist im übrigen erforderlichenfalls durch herkömmliche 30 Leitungen, entsprechende Protokolle vorausgesetzt, substituierbar.

In Fig. 2 ist die Funktionszelle 0102 als ALU und die Funktionszelle 0103 als RAM bezeichnet. Oberhalb der Reihe, in der die Zellen liegen, 35 verläuft der Bus 0105a, der das bereits erwähnte Backward-Register 0103a mit den Eingängen 0103b der Speicherzelle und 0102b der ALU verbindet. Das unterhalb der Reihe verlaufende Bussystem ist mit 0105b bezeichnet

und es sind von dem Bussystem 0105a, 0105b nur die relevanten Segmente gezeichnet. Es ist erkennbar, daß das Bussystem 0105b alternativ Daten erhält aus einem Ausgang 0102c der ALU 0102, einem Ausgang 0103c des RAM 0103 und daß es Daten in den Eingang 0103a1 des Backward-Registers führt.

Die ALU 0102 weist zugleich weitere Ein- und Ausgänge 0102a1, 0102a2 auf, die auf andere Bussegmente geschaltet sein können und über welche die ALU Daten wie Operanden empfängt bzw. Ergebnisse ausgibt.

Die Steuerverbindung 0104 befindet sich dauerhaft unter der Kontrolle des erweiterten Schaltkreise der ALU und stellt hier eine Verbindung dar, über welche eine Vielzahl von Bits übertragen werden kann. Die Breite der Steuerverbindung 0104 ist dabei so gewählt, daß zumindest die zuvor beschriebenen Steuerbefehle an die Speicherzelle und die Forward/Backward-Register (FREG/BREG) übertragen werden können. Die Speicherzelle 0103 weist zugleich bevorzugt drei Speicherbereiche auf, nämlich einen sog. Stack-Bereich, einen Heap-Bereich und einen Programm-Bereich. Jedem Bereich ist dabei ein eigener Zeiger zugeordnet, über den bestimmt ist, auf welchen Bereich des Stacks, des Heaps und des Programmbereiches jeweils lesend oder schreibend zugegriffen wird.

Der Bus 0105a wird im Zeitmultiplex gemeinsam von den Einheiten 0102 und 0103 verwendet. Dies ist in den Fig. 2b, 2c angedeutet. So ist in Fig. 2b eine Situation gezeigt, in welcher aus dem Ausgang 0102a2 der ALU-PAE Daten über das Backward-Register auf den Eingang der RAM-Zelle gesandt werden können, wohingegen der zeitgleich bestehende, wenngleich nicht benutzte Verbindung zwischen dem Ausgang 0103c des RAM zum Bus 0105b und der Verbindung zwischen dem Ausgang des Backward-Registers BW zum Eingang 0102b der ALU-PAE zum Zeitpunkt von Fig. 2b keine Bedeutung zukommt, weshalb diese gestrichelt angedeutet sind. In Fig. 2c ist hingegen ein Zeitpunkt gezeigt, zu welchem die Speicherzelle 0103 über ihren Ausgang 0103c aus dem über Steuerleitung 0104 bestimmten Speicherbereich Stack (0203), Heap (0202), Program (0201) die Information über das Backward-Register an den Eingang 2b der ALU-PAE 0102 speist, während der Ausgang der ALU-PAE 0102c inaktiv ist und am Eingang 0103b der RAM-PAE

kein Signal empfangen wird. Aus diesem Grund sind die entsprechenden Verbindungen strichpunktiert und somit als inaktiv dargestellt.

Innerhalb der RAM-Zelle 0103 ist eine Schaltung 0103d vorgesehen, in der die über die Steuerleitung 0104 bzw. das Steuerleitungsbusselement 0104 empfangene Information decodiert wird.

Die Ausführungsvariante der Erfindung wird verwendet wie folgt:

10 Zunächst empfängt die ALU 0102 Konfigurationsinformation von einer zentralen Ladelogik, wie im Stand der Technik bereits bekannt. Die Informationsübertragung kann in per se bekannter Weise unter Verwendung des RDY/ACK-Protokolls und dergleichen geschehen. Auf die Möglichkeit, bei der Ladelogik einen FILMO-Speicher usw. vorzusehen, um eine ordnungsge-
15 maße Konfiguration der Anordnung zu ermöglichen, wird hingewiesen.

Mit den Daten für die Konfiguration der ALU 0102 wird zugleich eine Reihe von Daten aus der Ladelogik übertragen, die ein sequenzerartig abzu-
arbeitendes Programm darstellt. Dieses Programm kann entweder bereits
20 das zur Berechnung bzw. Ausführung der Applikation auszuführende Programm sein, oder einen Urlader (Boot) darstellen, der erst das auszuführende Applikationsprogramm von einer externen Einheit (Speicher, Peripherie) lädt. Das Laden des Programmes kann entfallen, wenn ein Teil des der ALU zugeordneten Speichers nichtflüchtig (z. B. ROM, EPROM, EE-
25 PROM, Flash-ROM) ausgestaltet ist und ein Urlader oder das Applikationsprogramm dort fest gespeichert ist. Dies kann insbesondere dann von Vorteil sein, wenn die Applikation vorab bekannt ist und unabänderlich gestaltet werden kann, da eine feste Implementierung dann zu einer erheblichen Kostenreduktion führen kann. Die ALU gibt deshalb während ihrer
30 Konfiguration auf der Leitung 0104 einen entsprechenden Befehl aus, der den Programmzeiger zum Schreiben auf einen vorgegebenen Wert innerhalb des RAM setzt. Danach werden von der Ladelogik bei der ALU empfangene Daten über den Ausgang 0102c über den Bus 0105b1 und das Backward-Register 0103a gespeist und gelangen von dort in den Eingang 0103b der
35 RAM-PAE 0103. Von der Einheit 0103d werden entsprechend des Steuerbefehls auf Steuerleitung 0104 dann Daten auf den angewiesenen Programmspeicherplatz geschrieben. Dies wiederholt sich, bis sämtliche, von der

Ladelogik bei der Konfiguration empfangenen Programmteile in der Speicherzelle 0103 abgelegt sind. Wenn dann die Konfiguration der ALU beendet ist, wird diese durch Ausgabe der entsprechenden Befehle auf der Steuerleitung 0104 die nächsten, von ihr sequenzerartig abzuarbeitenden Programmschritte anfordern und über den Ausgang 0103c, den Bus 0105b, das Backward-Register der RAM-PAE 0103 und den Bus 0105a an ihrem Eingang empfangen. Während der Programmabarbeitung können dabei Situationen auftreten, bei denen Sprünge innerhalb des Programmspeicherbereiches erforderlich sind, Daten in die ALU-PAE aus der RAM-PAE geladen werden, Daten im Stack abgelegt werden müssen usw. Die diesbezügliche Kommunikation zwischen ALU-PAE und RAM-PAE erfolgt über die Steuerleitung 0104, so daß die ALU-PAE zu jedem Zeitpunkt die Dekodierung durchführen kann. Überdies können auch, wie bei einem herkömmlichen Mikroprozessor, Daten aus einem Stack oder einem anderen RAM-Speicherbereich empfangen werden und es können überdies Daten von außerhalb als Operanden in der ALU-PAE empfangen werden.

Es findet dabei die Abarbeitung der Programmsequenz statt, die in den RAM-PAE durch die Ladelogik vorkonfiguriert wurde. In der ALU-PAE wird dabei zugleich, wie per se erforderlich, eine Befehlsdekodierung vorgenommen. Dies geschieht mit den per se gleichen Schaltkreisen, die schon für die Dekodierung der von der Ladelogik erhaltenen Befehle verwendet werden.

Es wird über die ALU zu jedem Zeitpunkt die Steuerleitung 0104 kontrolliert, so daß die RAM-Zelle stets genau die Art des Speicherzugriffes befolgt, die von der ALU vorgegeben ist. Auf diese Weise ist sichergestellt, daß ungeachtet der Zeitmultiplex-Benutzung der Buselemente 0105a, b jederzeit den in der Sequenzerstruktur vorhandenen Elementen vorgegeben ist, ob auf den Bussen Adressen für zu holende und/oder zu schreibende Daten oder Codes liegen oder ob und gegebenenfalls wohin Daten zu schreiben sind etc.

Die in Bezug auf Fig. 2 gezeigte Anordnung kann auf unterschiedliche Arten erweitert oder verändert werden. Besonders relevant sind die in Fig. 3a und 3b dargestellten Varianten.

Nach Fig. 3a ist zur Verbindung von oberen und unteren Bussen nicht nur ein Backward-Register an der RAM-PAE vorgesehen, sondern es sind auch ein Vorwärts-Register an der RAM-PAE und Vorwärts- und Rückwärts-Register an der ALU-PAE vorhanden. Diese können, wie durch die Mehrfachpfeile angedeutet, dazu dienen, von anderen Einheiten, wie externen Hosts, externen Peripherie-Geräten wie Festplatten, Hauptspeicher und dergleichen und/oder von anderen Sequenzerstrukturen, PAEs, RAM-PAEs etc. Daten zu empfangen und an diese zu senden. Wenn ein entsprechender Anforderungsbefehl für neue Programmteile aus der Sequenzerstruktur, die durch die ALU-PAE und die RAM-PAE gebildet ist, abgesandt wird, ist es möglich, Programmblöcke in der Sequenzerstruktur abzuarbeiten, die weit größer sind als jene, die in der RAM-PAE speicherbar sind. Dies ist insbesondere bei komplexen Datenverarbeitungsaufgaben, Sprüngen über weite Bereiche, insbesondere in Unterprogramme usw. von massivem Vorteil.

Eine noch weiter bevorzugte Variante ist in Fig. 3b gezeigt. Hier kommuniziert die ALU-PAE nicht nur mit einer RAM-PAE, sondern zugleich mit einer Input/Output-PAE, die dazu ausgebildet ist, eine Schnittstellenbeschaltung für die Kommunikation mit externen Bauelementen vorzusehen, wie Festplatten, anderen XPP-VPUs, fremden Prozessoren und Coprozessoren usw. Wiederum ist die ALU-PAE die Einheit, die als Master für die als „CMD“ bezeichnete Steuerverbindung arbeitet und wiederum werden die Busse in Multiplex-Weise verwendet. Auch hier kann eine Übertragung von Daten von dem Bus unterhalb der Reihe in den Bus oberhalb der Reihe durch das Backward-Register erfolgen.

Die in Fig. 3b gezeigte Anordnung ermöglicht es, externe Zugriffe auf nicht in der Speicherzelle RAM-PAE abspeicherbare Informationen besonders leicht zu gestalten und ermöglicht damit eine Anpassung der Sequenzerstruktur an bestehende, herkömmliche CPU-Technologien und deren Betriebsverfahren in noch stärkerem Maße insoweit, als nun in der Eingabe-Ausgabezeile Adressübersetzungsmittel, Speicherverwaltungseinheiten (MMU-Funktionen) und dergleichen implementiert sein können. Die RAM-PAE kann hier etwa als Cache, insbesondere aber als vorgeladener Cache dienen.

Es sei darauf hingewiesen, daß mehrere Sequenzerstrukturen gleichzeitig in ein und dasselbe Feld hineinkonfiguriert werden können, daß Funktionszellen, Speicherzellen und ggf. Ein-Ausgabezellen wahlweise für Sequenzerstrukturen und/oder eine für die XPP-Technologie herkömmliche Weise konfiguriert werden können und daß es ohne weiteres möglich ist, daß eine ALU an eine andere ALU Daten ausgibt, die diese in einer Sequenzer-Weise konfigurieren und/oder zum Teil eines Zellelementfeldes machen, mit dem eine bestimmte Konfiguration abgearbeitet wird. Auf diese Weise wird dann gegebenenfalls auch die Ladelogik entbehrlich.

Figur 4 zeigt nun noch einmal detailliert den Grundaufbau einer PAE. Der Kern einer PAE, typischerweise bestehend aus einer oder mehreren ALUs und/oder einem Speicher und/oder FPGA-Elementen erhält Daten von dem Bussystem 0105a und überträgt die Ergebnisse der Datenverarbeitung an das Bussystem 0105b. Neben dem Kern sind die Forward-Register (FREG, 0402) und Backward-Register (BREG, 0403) angeordnet und übertragen Daten von 0105a nach 0105b (FREG) bzw. von 0105b nach 0105a (BREG). BREG und FREG können ebenfalls eine oder mehrere ALUs und/oder einem Speicher und/oder FPGA-Elementen enthalten. Bevorzugt sind diese jedoch in ihrem Funktionsumfang gegenüber dem Kern (0401) eingeschränkt.

Die Bussysteme 0105a und 0105b sind bevorzugt jeweils in ein Bussystem zur Übertragung von Daten (DATA) und ein Bussystem zur Übertragung von Trigger, also Statussignalen (TRIGGER) unterteilt.

Die Konfiguration der PAE erfolgt durch eine übergeordnete Konfigurationseinheit (z. B. eine CT), die über einen Konfigurationsbus (0404) Konfigurationsworte an die PAE überträgt. Diese werden in Konfigurationsregistern gespeichert (0405). Optional kann ein Konfigurationsstack (0406) nach PACT17 und wie nachfolgend beschrieben zwischen den Konfigurationsbus (0404) und die Konfigurationsregister (0405) zwischengeschaltet sein.

Der Konfigurationsstack kann Daten und/oder bevorzugt Trigger von den Bussystemen 0105(a/b) empfangen und an diese senden.

Die PAE kann optional einen Anschluß an ein dediziertes Bussystem (IO-Channel, 0407) aufweisen. Zur Steuerung des Bussystems ist dem Kern (0401) eine zusätzliche Bussteuereinheit (0408) zugeschaltet. Über den

IO-Channel kan die PAE direkt mit einem globalen, ggf. auch externen Speicher und/oder Peripherie und/oder anderen PAEs Daten übertragen.

In einer bevorzugten Ausgestaltung besteht die Möglichkeit Konstanten für die Datenverarbeitung über 0404 zu setzen. In einer weiteren Ausgestaltung kann eine Konfigurationseinheit (z. B. CT) Daten aus den Arbeitsregistern auslesen.

Figur 4 kann auch eine entsprechende RAM-PAE darstellen. Über 0404 kann dann von einer CT die Vernetzung und Funktion des RAMs eingestellt werden.

Die Funktion umfaßt beispielsweise folgende Funktionen oder Kombinationen daraus:

1. Random Access
2. FIFO
3. Stack
4. Cache
5. Page Memory für MMUs

Desweiteren kann in einer bevorzugten Ausführung der Speicher mit Daten von der CT vorgeladen werden (z. B. Konstanten, Lookup-Tabellen, etc.). Ebenfalls kann die CT in einer erweiterten Ausführung Daten (z. B. zum Debuggen oder für Taskwechsel) aus dem Speicher über 0404 zurücklesen.

In einer bevorzugten Ausführung kann eine RAM-PAE mehrere Anschlüsse an das Bussystem 0105 aufweisen (dual-port oder multi-port), wodurch mehrere Datentransfers gleichzeitig durchgeführt werden können.

In einer weiteren Ausführung kann die RAM-PAE einen dedizierten Anschluß an einen externen Bus aufweisen.

RAM-PAEs können derart zusammengeschaltet werden, dass aus mehreren (n) RAM-PAEs ein n-fach größerer Speicher entsteht.

Figur 5 zeigt eine Ausgestaltungsvariante des Sequenzers nach Figur 3b. Die ALU-PAE weist einen minimalen Registersatz Ra, Rb, Rx auf, der in diesem Beispiel lediglich zur Pufferung der Operanden und Ergebnisse

dient. Der eigentliche Registersatz liegt in der RAM-PAE (R0..Rn). Ebenfalls innerhalb der RAM-PAE liegen die Register

Rpp: Programm Pointer

Rap: Adress Pointer für Datenzugriffe (z.B. Heap)

5 Rsp: Stack Pointer für Stackzugriffe

Rfp: Frame Pointer zur Sicherung des Stack Pointers
bei Unterprogrammaufrufen

Der CMD-Bus wird von der ALU-PAE gesteuert und überträgt die Ablaufinformation des Sequenzers an sämtliche beteiligten PAEs, sowie FREG und BREG zur Steuerung der Datenübertragung auf den Bussystemen (0105a, 0105b).

Die RAM-PAE weist in diesem Ausgestaltungsbeispiel einen dedizierten IO-Channel (0501) auf, über welchen sie ggf. auch selbstständig (z. B. über DMA-Kontrollern) Daten von oder zu peripheren Einheiten (z.B. IO, Speicher) übertragen kann. Es soll nochmals darauf hingewiesen werden, dass auch die ALU-PAEs einen solchen dedizierten Anschluß aufweisen können oder in einer weiteren Ausgestaltungsvariante die ALU-PAE anstatt der RAM-PAE einen derartigen Anschluß besitzen könnte.

Optional sind eine oder mehrere Datenaustauschvorrichtungen mit den restlichen Zellen des PAs (z. B. Funktions- und/oder Speicherzellen) implementiert. Über Eingabe-Ports (0502) können Daten von dem PA gelesen werden und über Ausgabe-Ports (0503) können die Daten ausgetauscht werden. Die Ports werden beispielsweise über die CMD-Steuerkommandos read_port und write_port angesteuert und schalten die Bussysteme entsprechend. Mit den Steuerkommandos wird ein Selektor übertragen, der anzeigt welcher Port durch das Steuerkommando angesprochen ist.

Die vorliegend offenbarte Lage der Register innerhalb der RAM-PAE ist ungewöhnlich, bietet aber zwei erhebliche Vorteile:

- 30 a) Speicherzellen können für die Register verwendet werden.
- b) Die Pointer liegen direkt in der RAM-PAE, wodurch Datenzugriffe auf den Speicher besonders schnell werden. Desweiteren ist für sämtliche Speicher-Zugriffe nur ein Bus auf dem Bussystem 0105 notwendig, wobei der normalerweise zusätzlich erforderliche Adressbus entfällt, da die
- 35 Adressen lokal in der RAM-PAE durch die Pointer gegeben sind.

Diese Anordnung wird daher als vom Anmelder bevorzugt typisch implementiert.

Für sämtliche Datentransfers ist die Lage der Register zu beachten. Um lediglich möglichst einfache Befehle im Sequenzer zu implementieren, sind daher besondere Befehle zur Registermanipulation vorgesehen:

5 `moveta Rrr`: Lädt das Register Rrr ($rr \in \{1..n, sp, pp, fp, ap\}$) nach Ra

`movetb Rrr`: Lädt das Register Rrr nach Rb

`movefx Rrr`: Schreibt das Register Rx nach Rrr

10 Um den Datenflußcharacter der ALU zu wahren, ist bevorzugt ein weiterer besonderer OpCode implementiert:

`feed`: Überträgt Daten von Ra/Rb nach Rx, ohne diese zu manipulieren.

15 Nachfolgende Beispiele verdeutlichen die Arbeitsweise des Sequenzers:
Addiere Register R1 zu Register R2 und schreibe Ergebnis nach Register R2:

`moveta R1; movetb R2; add; movefx R2;`

20 Schiebe Register R4 nach Register R7:

`moveta R4; feed; movefx R7;`

Übertrage R5 auf Stack:

`moveta R5; feed; push;`

25 Anmerkung: `push` überträgt Daten des Registers Rx an die Speicherstelle auf die Rsp zeigt und dekrementiert (bzw. inkrementiert) Rsp.

Setze Adresspointer Rap mit der indirekten Adresse R4 addiert zu R7:

`moveta R4; movetb R7; add; movefx Ra;`

30

Lade Daten aus Speicherstelle Rap nach R1:

`load; feed; movefx R1;`

Anmerkung: `load` überträgt Daten von der Speicherstelle auf die Rap zeigt nach Ra.

35

Die Datenregister werden bevorzugt innerhalb des Speichers der RAM-PAE angeordnet, z. B. von Adresse 0x0 bis 0x7 (für $n = 7$). Register werden

beispielsweise angesprochen, indem beim Auftreten des entsprechenden CMD Steuerkommandos (z. B. read_reg, write_reg) die Registernummer mitübertragen wird, diese als Adresse an den Speicher übertragen wird und die höherwertigen Adressbits mit 0 gefüllt werden.

- 5 Die Startadresse für den Code wäre dann beispielsweise 0x8 (also 0x(n+1)), worauf dann der Programmpointer Rpp nach einem Reset zeigen würde.

Die Adresszeiger werden bevorzugt nicht im Speicher abgelegt, sondern in gesondert implementierten Registern untergebracht, um eine schnelle und
10 einfache Aufschaltung auf die Adressleitungen des Speichers zu ermöglichen.

In Figur 5b ist eine Architekturvariante mit Registersatz innerhalb der ALU-PAE dargestellt. Die umständlichen Registertransferoperationen ent-
15 fallen damit, wodurch diese Variante auch erheblich schneller in der Datenverarbeitung ist. Allerdings ist sind die Hardwarekosten höher, da der Registersatz zusätzlich implementiert werden muss und für sämtliche Speicherzugriffe die Adressen von der ALU-PAE an die RAM-PAE übertragen werden müssen.

20

RAMoverPAE

Die nachfolgend beschriebene besondere Ausgestaltung einer ALU-PAE (im Folgenden mit ROP-PAE bezeichnet) eignet sich besonders für VPUs, deren Applikation irreguläre sequentielle Codes aufweisen, die auf kleine Da-
25 tenmengen in einer weitgehend ungeordneten Reihenfolge zugreifen.

Zur Realisierung dieser Aufgabe wird in eine ALU-PAE Speicher integriert (Integrated RAM = IRAM), auf den die ALU direkten Schreib/Lese-Zugriff besitzt. Die ALU ist entsprechend um eine Adressverwaltungsschaltung erweitert. Insbesondere können daher PAEs nach dem vorstehend
30 beschriebenen Aufbau (IPAEs) verwendet werden, wobei der separate RRAM ggf. entfällt und durch den integrierten IRAM ersetzt ist oder der RRAM zusätzlich zum internen IRAM quasi als Speichererweiterung vorgesehen ist.

35

In einer besonders bevorzugten Ausführung ist ein Sequenzer bzw. Microcontroller mit einem bevorzugt limitierten aber bevorzugt vollständigen

Befehlssatz (vgl. ARC Microprocessor) in der ROP-PAE integriert, der die Verarbeitung sequentieller Codes ermöglicht. In einer weiteren Ausführungsvariante kann der Sequenzer in seiner Funktion und seinem Ablaufverhalten auch konfigurierbar ausgestaltet sein (wie beispielsweise nach dem Stand der Technik bekannt, z.B. durch EPS448 von Altera [ALTERA Data Book 1993]). Der Sequenzer/Microcontroller kann auf Zustände (z.B. Statussignale, Ereignisse) in der ROP-PAE und/oder auf Zustände (z.B. auch Trigger) anderer PAEs die mit der ROP-PAE verbunden sind (z.B. über ein Bussystem) reagieren.

Der Sequenzer/Microcontroller liest seine Programmbefehle aus dem IRAM. Die Zugriffe auf das Bussystem des Arrays (PA) entsprechen den üblichen PAEs, ebenso die Generierung, der Empfang und die Weiterleitung von Statussignalen (Trigger nach PACT08). Mehrere Busanbindungen für Daten- und Triggereingänge und für Daten- und Triggerausgänge können vorgesehen sein.

Die ROP-PAE kann Operanden vom Bus lesen ggf. mehrzyklisch verarbeiten und das Ergebnis wieder auf den Bus schreiben.

In die ROP-PAE ist in einer bevorzugten Ausgestaltung ein Registersatz integriert. Der Registersatz kann in einer besonderen Ausgestaltung ähnlich des Registersatzes von Transputern als Stack organisiert. Dadurch kann der Registersatz besonders klein und hardwaretechnisch effizient realisiert werden (typischerweise reichen 3 Register A, B und C aus). Weiterhin ist aus der Transputertechnologie bekannt, dass Compiler effizient mit einem derartigen hardwaretechnisch kostengünstigen Registersatz arbeiten können. Ebenfalls kann der Registersatz optional im RRAM liegen.

In einer bevorzugten Ausführung besitzt die ROP-PAE direkten Anschluß (EXTBUS) an ein externes RAM und/oder externe IO. Es können applikationsabhängig mehrere EXTBUS vorgesehen sein. In einer dabei besonders bevorzugten Ausgestaltung kann der EXTBUS über eine, ggf. dedizierte, Verbindung des PAE-Bussystems an eine Interface-Baugruppe (IOAG) wie beispielsweise aus DE 196 54 595.1-53 oder DE 102 06 653.1 bekannt realisiert sein. Die Ansteuerung von Speicher (RAM) und/oder Peripherie (IO) erfolgt dabei durch die Interface-Baugruppe.

In einer bevorzugten Ausführung kann die ROP-PAE und dabei bevorzugt das IRAM direkt selbständig Adressen für das externe RAM und/oder die externe IO und/oder andere interne Speicher (RRAM/IRAM) generieren und externe oder interne Datentransfers selbständig steuern. Diese Funktion kann durch eigenständige im RRAM implementierte Adressgeneratoren realisiert werden. Beispielsweise eignen sich DMA-Kontroller besonders für diese Aufgabe, indem sie blockweise Daten zwischen den Speichern kopieren. Der Adressraum der zu lesenden Daten und der Zieladressraum wird entsprechend gesetzt und der Kopiervorgang wird gestartet. Das Setzen kann durch die IPAE erfolgen.

In einer hardwaremäßig aufwendigeren Lösung kann die Funktion durch eine implementierte MemoryManagementUnit (MMU) realisiert sein. Die Funktionsweise ist durch den Stand der Technik definiert und bekannt. Zusammengefaßt arbeitet eine MMU wie folgt:

Der von der MMU verwaltete RRAM Speicher ist in mehrere Seiten (Pages) aufgeteilt. Jede Page enthält Daten eines virtuellen Speicherraumes innerhalb eines externen Speichers. Beispielsweise können die hexadezimalen RRAM-Adressen 0x0a00...0x0aff Daten des externen Speichers an den Adressen 0xbd13200...0xbd132ff enthalten. Zur Verwaltung der Adressumsetzung wird eine Adressübersetzungseinheit verwendet, die gewöhnlicherweise durch Lookup-Tabellen realisiert ist. Aufgabe einer MMU ist es insbesondere einen großen Speicherraum auf einen sehr viel kleineren (in diesem Fall der RRAM) zu übersetzen. Dies geschieht derart, dass Seiten je nach Bedarf von dem großen Speicherraum in den Kleinen kopiert werden. Sobald eine Seite nicht mehr benötigt wird kann diese gelöscht und/oder überschrieben werden. Wenn die Daten auf der Seite verändert wurden, wird die Seite bevorzugt vor dem Löschen/Überschreiben in den großen Speicherraum zurückgeschrieben.

Die Adressumsetzungseinheit arbeitet derart, dass ein höherwertiger Teil der physikalischen Adresse (also die Adresse der Seite) in dem Lookup-Speicher abgelegt wird und auf die entsprechenden Daten der Seite im RRAM zeigt, sobald die Seite innerhalb des kleinen Speichers (RRAM) verfügbar ist. Dadurch kann ein Zugriff auf die Seite erfolgen. Fehlt die Seite im RRAM ist auch keine Referenz eingetragen. In diesem Fall muss die Seite erst von dem großen (externen) Speicherraum in den RRAM kopiert werden. Hierzu kann eine andere bevorzugt aktuell nicht verwendete Seite gemäß dem vorstehenden Ablauf überschrieben werden.

Das Kopieren kann dabei automatisiert, also ohne wesentliche Beteiligung durch den Sequenzer erfolgen, indem von der MMU ein DMA-Kontroller angesteuert wird. Diesem werden die entsprechenden Seitenadressen im RRAM und externen RAM, sowie die Seitengröße durch die MMU zur Verfügung gestellt (z. B. in Register eingetragen).

Die ROP-PAE besitzt einen Anschluß an eine Konfigurationseinheit die die ROP-PAE entsprechend des üblichen Verfahrens konfiguriert und rekonfiguriert. In einer bevorzugten Ausführung kann die CT auf den IRAM lesend und/oder schreibend zugreifen, um Daten und/oder Code für den Sequenzer im IRAM zu verwalten.

In einer besonders bevorzugten Ausgestaltung kann die ROP-PAE selbständig Code für den Sequenzer über das PA Bussystem und/oder den EXTBUS aus dem externen RAM laden.

In einer bevorzugten Ausführung ist der IRAM in mehrere Segmente unterteilt, die in unterschiedlichen Adressbereichen liegen. Die Segmente können beispielsweise für einige der folgenden Funktionen aufgeteilt sein:

Sequenzerspeicher, Stack (z.B. für Registersatz), Datenspeicher, Heap, IO-Puffer, Puffer zu externem RAM bzw. Cache, Lookuptabellen, Konfigurationen für PAEs und/oder Busse, der Registersatz der ROP-PAE.

Je nach Funktion können dazu folgende Ansteuermechanismen vorgesehen sein:

Sequenzer-/Code-Speicher: Programmzeiger auf die entsprechenden Speicherstellen (Rpp).

Stack: Stackzeiger auf die oberste Speicherstelle des Stack (Rsp), gegebenenfalls auch ein FramePointer (Rfp), wie er nach dem Stand der Technik (z.B. Intel Pentium) bekannt ist.

Konfigurationen für PAEs und/oder Busse: Hierrauf kann ein Zeiger innerhalb der CT und/oder - implementierungsabhängig ein Zeiger innerhalb der Konfigurationssteuerung der PAE zeigen.

Registersatz der IPAE: Sollte der Registersatz der PAE im Speicher untergebracht sein; wird dieser direkt durch die PAE mit bevorzugt hardwaretechnisch fest vorgegebenen adressiert.

Die restlichen Speicherbereiche, wie Datenspeicher, Puffer, Tabellen werden typischerweise durch den Compiler oder Programmierer aufgebaut. Die Adressierung dieser Bereich erfolgt durch das auszuführende Programm und/oder Betriebssystem und wird innerhalb der Programmes und/oder Betriebssystem, ggf. unter Zuhilfenahme der Registersatzes und der ALU des Sequenzers, berechnet.

In einer möglichen Variante ist der IRAM komplett oder teilweise, wie bei den IPAEs beschrieben, durch RAM-PAEs außerhalb der ROP-PAE realisiert. Für ggf. unterschiedliche Segmente können unterschiedliche RAM-PAEs verwendet werden.

In einer bevorzugten Ausgestaltung können einige oder alle Segmente als aktive Speicher ausgestaltet sein, also eine DMA und/oder MMU besitzen und somit selbständig Daten in oder aus den ihrem Speicher von oder nach anderen Speichern oder Peripheriegeräten kopieren. Insbesondere können sie die Funktionen der Speicher aus der DE 199 26 538.0 aufweisen, z. B. FIFO, Stack, Random Access, Cache, etc., wobei für jedes Segment einzeln die Funktion konfigurierbar und/oder durch den Sequenzer programmierbar ist.

In einer Ausführung kann der IRAM als Multi-Port Speicher ausgeführt sein. Dieser kann den ggf. auch gleichzeitigen Schreib- und/oder Lese-Zugriff durch mehrere Speicherzugriffseinheiten auf den Speicherinhalt ermöglichen. Speicherzugriffseinheiten können beispielsweise externe und/oder interne Peripherie, Prozessoren, andere PAEs sein.

In einer besonderen Ausführung kann die ROP-PAE als lokale und ggf. auch globale Konfigurationseinheit ähnlich einer CT für ROP-PAEs in der Umgebung arbeiten oder unter anderem diese Funktion mit erfüllen. Bevorzugt arbeitet die ROP-PAE nach dem aus der DE 196 54 846.2-53 bekannten Verfahren bei der Verwendung als lokal Konfigurationseinheit. Wird die ROP-PAE als globale Konfigurationseinheit verwendet, oder hat sie sehr viele lokale PAEs zu konfigurieren, wird bevorzugt das Verfahren nach der DE 196 54 593.5-53 verwendet, das eine FILMO-Funktionalität aufweist und daher sehr viele auch unabhängige Konfigurationen verwalten kann. Die ROP-PAE adressiert gesteuert durch den Sequenzer/Microcontroller Konfigurationen im IRAM und konfiguriert diese an PAEs und/oder sich selbst

proprietäres Busprotokoll auf ein oder mehrere komplexere externe Standardprotokolle übersetzt werden.

Es soll besonders darauf hingewiesen werden, dass unter Peripherie auch Speicher verstanden werden, wie bei den bereits aufgezählten Busprotokollen verdeutlicht wird.

Ebenfalls ist erfindungsgemäß besonders relevant, dass PAEs auch mehrere Anschlüsse an dedizierte Bussysteme aufweisen können.

Desweiteren sind anwendungsabhängig auch Architekturen sinnvoll, bei denen nur eine Teilmenge der PAEs Anschlüsse an ein dediziertes Bussystem aufweist, oder unterschiedliche PAEs mit einer unterschiedlichen Anzahl von Anschlüssen an ggf. auch unterschiedliche dedizierte Bussysteme aufweisen.

Die beschriebene Struktur kann durch erweiterte und verbesserte Halbleiterherstellungsverfahren und -strukturen besonders leistungsfähig implementiert werden, indem der Speicher auf dem physikalischen Chip räumlich über oder unter den logischen Funktionen (ALU, Steuerung, Busse, etc.) der PAE angeordnet wird. Hierfür wird Schutz beansprucht.

Dazu wird über der nach dem Stand der Technik bekannten ersten Halbleiterstruktur (z. B. Silizium) und der damit aufgebauten Transistorstrukturen eine oder mehrere weitere Ebenen von Halbleiterstrukturen (Transistorstrukturen) aufgebracht, die für zusätzliche Funktionen genutzt werden können. Beispielsweise können in einer ersten Ebene die Logik und Gatter der PAE-Funktion und in einer weiteren zusätzlichen Ebene die Speicherfunktionen implementiert werden.

In einer bevorzugten Bauweise werden die einzelnen Halbleiterschichten durch eine Isolierschicht voneinander getrennt. Die Isolierschicht kann Durchkontaktierungen (Vias) aufweisen, um Signale zwischen den einzelnen Halbleiterschichten zu übertragen.

Die Verdrahtungsstruktur kann je nach Anwendung unterschiedlich implementiert sein. Beispielsweise können direkt über jeder Halbleiterschicht Verdrahtungsebenen und/oder eine globale Verdrahtungsebene, die allen Halbleiterschichten zugeordnet ist vorgesehen sein.

Um eine wirtschaftliche Ausbeute zu erlangen, muss sichergestellt sein, dass die Gesamtschaltung, also alle Halbleiterstrukturebenen zusammen, eine hinreichend hohe Ausbeute erreichen. Desweiteren ist zu beachten,

dass der Stromverbrauch, also die Verlustleistung, aller Halbleiterstrukturebenen zusammen innerhalb eines akzeptablen Bereiches bleibt, der zu keiner Überhitzung und dem damit verbundenen Ausfall der Schaltung führt.

- 5 Es kann durch eine geeignete Zusammenstellung der Funktionseinheiten der einzelnen Halbleiterebenen den entsprechenden Anforderungen entsprochen werden.

- Beispielsweise ist für die vorgeschlagene Architektur eine Ebene von Logikhalbleiterstrukturen und eine weitere Ebene von Speicherhalbleiterstrukturen vorzusehen, die für diese Anforderungen geeignet sind. Während die irregularen und wenig redundanten Logikhalbleiterstrukturen eine vergleichsweise hohe Fehlerquote mit hoher Verlustleistung aufweisen, können Speicherhalbleiterstrukturen vergleichsweise redundant mit niedriger Fehlerquote und durch geeignete Speicherverfahren (z. B. DRAM) auch mit geringer Verlustleistung implementiert werden. Es wird explizit darauf hingewiesen, daß es möglich ist, Felder vorzusehen, bei welchen nicht alle Speicherplätze und/oder alle Logikhalbleiterstrukturen voll funktional sind; es ist lediglich erforderlich, Mindestanforderungen sicherzustellen und/oder eine ordnungsgemäße Verwaltung. Redundanzen sind bevorzugt für beide Strukturen separat zu betrachten.

- Die Aufbringung der mehrfach übereinander liegenden Halbleiterstrukturen kann nach unterschiedlichen Verfahren erfolgen. Neben dem bereits beschriebenen Verfahren des Aufbringens einer weiteren Halbleiterebene über einer Isolierschicht, was z. B. durch Aufdampfen und/oder Aufkristallisieren erfolgen kann, sind auch thermische oder mechanische Verbindungen möglich, indem z. B. die aufzubringende Siliziumstruktur aufgelötet oder aufgeklebt wird. Zum Auflöten eignen sich beispielsweise auch Verfahren, die aus den Technologien zum Verbinden von Halbleiterchips mit Gehäusen bekannt sind. Dabei handelt es sich beispielsweise um Reflow-Lötung oder Thermokompression. Prinzipiell sind auch die einfache mechanische Verbindungsmethoden möglich, wobei sodann die Verdrahtung beispielsweise per Wirebond erfolgen kann. Voraussetzung hierfür ist, dass die Siliziumstrukturen unterschiedliche Größen aufweisen, sodass die Drähte von einer Siliziumstruktureroberfläche zur nächsten gedrahtet werden können und, dass die Anzahl der Verbindungen vergleichsweise gering ist, damit diese mittels Wirebond noch realisiert werden können.

Zur Optimierung der Ausbeute kann insbesondere das Redundanzverfahren nach DE 197 57 200.6-33 angewendet werden. Es soll erwähnt sein, dass das Verfahren nach DE 197 57 200.6-33 für alle PAEs vorgesehen werden kann, also z. B. für ALU-PAEs genauso wie für RAM-PAEs. Mit anderen Worten können für sämtliche PAEs das in DE 197 57 200.6-33 beschriebene Redundanzverfahren angewendet werden. Auch die dortigen Textverfahren sind implementierbar.

Für PAEs mit hauptsächlich feingranularen Strukturen, also z. B. Speicher (RAM-PAEs) oder FPGAs ist es von Vorteil, diese feingranularen Strukturen mit einer entsprechend feingranularen Redundanz zu versehen, d. h. nicht oder nicht nur die RAM-PAE oder eine eine FPGA-Struktur aufweisende PAE mit einer redundanten PAE zu versehen, sondern die feingranulare Struktur selbst mit Redundanz zu versehen. Das heisst, dass beispielsweise den Speicherzellen (bzw. FPGA-Zellen) redundante Speicherzellen (bzw. FPGA-Zellen) zugeordnet werden. Die Verbindungen (Leitungen, Busse, etc.) zwischen den jeweiligen Zellen sind dann entsprechend an die Erfordernisse einer redundanten Struktur angepaßt. Der Aufbau redundanter Strukturen für feingranulare Zellen, wie z. B. Speicher oder FPGAs ist durch den Stand der Technik bereits bekannt. Für das Verständnis von Ausgestaltungsdetails wird auf diesen verwiesen.

Die Verlustleistung läßt sich nach den Verfahren von DE 196 51 075.9-53 und DE 101 35 210.7-53 erheblich minimieren, wodurch sehr hohe Integrationsdichten ermöglicht werden.

Es soll darauf hingewiesen werden, dass die Anzahl der übereinanderliegenden Halbleiterstrukturen keineswegs auf zwei begrenzt ist. Mit fortschreitender technischer Entwicklung und Optimierung ist eine steigende, auch sehr große Zahl von übereinanderliegenden Ebenen realisierbar.

Die Ebenenaufteilung muß dabei, weder bei einer zweilagigen, noch bei einer mehrlagigen Struktur auf eine ALU-Speicher-aufteilung limitiert sein. Bereits bei zweilagigen Strukturen kann es sinnvoll sein den Speicher zusammen mit den ALUs in eine Lage zu legen und die andere Lage komplett für die Bussysteme oder die Bussysteme und IO-Ansteuerungen (IOAGs) zu verwenden. Die Bussysteme können dabei über die einfache Ver-

aus Metall zur elektrischen Verbindung der einzelnen Ebenen, sogenannte Vias, eingefügt.

In Figur 7b sind die beiden Dices mittels einer Art Flip-Chip-

Technologie miteinander verbunden, wobei die Übertragung von Signalen durch sogenannte Bumps nach dem Stand der Technik erfolgt. Zusätzlich zu den durch die Flip-Chip-Technologie gegebenen Möglichkeiten des Anschluß von Bumps (0711) auf der jeweils obersten Metalllage soll hier die besondere erfindungsgemäße Ausgestaltung gezeigt werden, die Bumps unterhalb der Halbleiterschicht (z.B. Silizium) zu kontaktieren. Dazu werden elektrische Verbindungen (z.B. Aluminium oder Kupfer), also Vias (0712), durch die Siliziumschicht nach unten geführt. Die Durchführung erfolgt bevorzugt durch Ätzen von entsprechenden Löchern in die Halbleiterebene. Zwischen den Verbindungen und der Halbleiterschicht wird eine Isolierung eingefügt.

Die Durchführung kann wie bei Figur 7d angedeutet entweder direkt durch die Halbleiterschicht erfolgen oder es werden, wie bevorzugt, zunächst Wannen (0731) in die Halbleiterschicht geätzt, die mit einer Isolierung gefüllt werden und in welche dann die Vias eingebracht werden.

Figur 7c zeigt die besonders bevorzugte Variante zur Realisierung von Halbleiterstapeln. Oberhalb der obersten Isolierschicht (0721) einer ersten Halbleiterstruktur, die in diesem Fall dünner ausfallen kann, wird eine weitere Halbleiterebene (0722) aufgebracht. Dazu wird die Isolierschicht (0722) zunächst durch Ätzen und/oder Schleifen möglichst eben gemacht. Das Aufbringen der Halbleiterschicht kann durch Aufdampfen, Aufziehen von Kristallen oder bevorzugt durch Aufkleben oder klebeähnlichen Verbindungen aufgebracht. Wesentlich, v.a. bei der Verwendung von Verklebungen ist, dass durch die aufgebrachte Halbleiterstruktur und das Verbindungsmaterial (z.B. Klebematerial) durchgeätzt werden kann. Die Durchätzung ist erforderlich, um Kontakte, wie in Fig. 7b beschrieben zu den Vias in der darunterliegenden Isolierschicht zu führen.

Die Durchführung der Kontakte erfolgt gemäß Figur 7d z. B. durch das Einätzen schmaler Kanäle, in die ein Isoliermaterial eingebracht wird.

Danach wird in einem weiteren Schritt in das Isoliermaterial ein schmales Via eingefügt, indem z. B. zuvor in dem Isoliermaterial ein Loch entsprechenden Durchmessers z. B. durch Ätzen erzeugt wurde.

Das bevorzugte Verfahren sieht das Ätzen grösserer Wannen (0731) vor, welche mit Isoliermaterial gefüllt werden. In die Wannen werden dann ggf. mehrere Vias (0712) wie beschrieben eingefügt.

- 5 Die Figuren 7e,f,g,h zeigen verschiedene bevorzugte funktionale Aufteilungen solcher Halbleiterstapel. Die Halbleiterebene ist jeweils schraffiert dargestellt und die Isolierschicht durch dicke Umrandung. Dazwischen liegen die Metalllage. Wie in Fig. 7g,h angedeutet ist die Konstruktion nicht auf 2 Stapel beschränkt, ebenso sind größere Stapel, 10 z.B. mit 3,4, oder mehr Ebenen möglich.

Die mehrfache beschriebene Auftrennung zwischen Speicher und ALUs ist in Fig. 7e dargestellt.

- 15 Fig. 7f zeigt die Trennung der Bussysteme mit den notwendigen Schalteinheiten und der IO-Struktur von den ALUs und Speichern, die sich in diesem Beispiel in derselben Ebene befinden.

- In Fig. 7g liegen auf der untersten Ebene die ALUs. Auf oberster Ebene liegen die Speicher und ggf. die Treiber der IO. Somit sind die Strukturen mit hoher Verlustleistung an den äußeren Rändern der Stapel untergebracht. 20 Besonders hierfür wird Schutz beansprucht, da dadurch eine besonders optimale Wärmeabfuhr möglich ist. Die Bussysteme und deren Schalteinheiten sind in der mittleren Ebene untergebracht.

- In dem Beispiel Fig. 7h sind in den mittleren Ebenen verlustleistungsarme Busse und Speicher untergebracht. ALUs und die besonders energieaufwendigen IO sind zur optimalen Wärmeabfuhr in den Rändern untergebracht. 25

IOx-PAEs

- Aus DE 199 26 538.0 sind Speicher (IORAM-PAEs) mit einem dedizierten Anschluss an externe Einheiten wie z.B. Peripherie und/oder Speicher bekannt. 30 Weiterhin sind aus DE 196 54 595.1-53 und DE 102 06 653.1 dedizierte Einheiten (z. B. Interface-Baugruppen (IBG)) zum Anschluss von externen Einheiten wie z. B. Peripherie und/oder Speicher bekannt.

- Beide Verfahren weisen das Problem auf, dass ein zusätzlicher Aufwand zur Datenkommunikation zwischen PAEs, insbesondere datenverarbeitender und/oder datenberechnender PAEs und externen Einheiten betrieben werden muss, indem die Daten explizit zwischen den PAEs und den IBGs und/oder IORAM-PAEs übertragen werden müssen. 35

PAEs, die besonders hohe Kommunikationsanforderungen aufweisen, können applikationsabhängig auch an mehrere IO-Channel angeschlossen sein.

Die dedizieren IO-Channels können dabei auf unterschiedlichen Bussystemen aufgebaut sein, z. B. insbesondere nach DE 197 04 742.4 oder als paralleles Standardbussystem wie Rapid-IO, PCI, AMBA oder seriell

5 Standardbussystem wie USB, Firewire, Ethernet.

Besonders leistungsfähig kann die Implementierung von IO-Channels in PAEs dann sein, wenn diese nicht direkt an die externen Einheiten geführt sind, sondern zunächst an eine IO-Verwaltungseinheit (IOAG), die

10 ähnlich dem Protokollkonverter nach DE 102 06 653.1 oder der IOAG nach DE 196 54 595.1-53 aufgebaut sein kann. Der Vorzug liegt darin, dass ein einfaches internes Busprotokoll zur Steuerung der IO-Channels verwendet werden kann. Ebenso wird nur eine geringe "Intelligenz" in jeder

15 einen IO-Channel aufweisenden PAE benötigt, wodurch die PAEs jeweils flächenmäßig klein und unaufwendig zu programmieren sind. Die eigentliche Verwaltung und Ansteuerung der externen Einheiten wird in den IOAGs durchgeführt, die durchaus größer und aufwendiger ausgestaltet sein können.

Die IOAGs können zur Erfüllung ihrer Aufgabe selbst eigene Sequenzer und/oder Mikrokontroller und ggf. auch eigenen Speicher aufweisen. Insbesondere kann die IOAG auch Speichermanagementeinheiten und Adressübersetzungseinheiten aufweisen. Je nach Applikation können Interruptkontroller wie z. B. nach dem Stand der Technik bekannte (i8259) in der

20 IOAG implementiert sein, die Interrupts ggf. auf Triggersignale nach DE 197 04 728.9 übersetzen.

SIMD PAEs

Bei der Verwendung von rekonfigurierbaren Technologien zur Verarbeitung von Algorithmen entsteht ein wesentliches Paradoxon: (1) es sind, um eine möglichst hohe Rechenleistung zu erhalten, komplexe ALUs erforderlich, wobei der Aufwand für die Rekonfiguration minimal sein sollte; (2) es sollten die ALUs möglichst einfach und feingranular sein, um eine effiziente Datenverarbeitung auf Bitebene zu ermöglichen; (3) es sollte

30 die Rekonfiguration und Datenverwaltung derart intelligent und schnell erfolgen, daß sie effizient und einfach zu programmieren ist.

Bisherige Technologien verwenden entweder a) sehr kleine ALUs mit wenig Rekonfigurationsunterstützung (FPGAs) und sind auf Bitebene effizient oder b) große ALUs (Cameleon) mit wenig Rekonfigurationsunterstützung, oder c) eine Mischung aus großen ALUs und kleinen ALUs mit Rekonfigurationsunterstützung und Datenverwaltung (VPUs).

Da die VPU-Technologie die leistungsfähigste Technik darstellt, soll auf ihr aufbauend ein optimiertes Verfahren geschaffen werden. Es soll ausdrücklich darauf hingewiesen werden, daß dieses Verfahren ebenfalls für die anderen Architekturen eingesetzt werden kann.

Der Flächenaufwand zur effizienten Steuerung von Rekonfigurationen ist mit einer Menge von ca. 10.000 bis 40.000 Gattern pro PAE vergleichsweise hoch. Unterhalb dieser Gattermenge lassen sich in der Regel nur einfache Ablaufsteuerungen realisieren, die die Programmierbarkeit von VPUs erheblich einschränken und eine Verwendung als General Purpose Prozessor erschweren. Sofern auf eine besonders schnelle Rekonfiguration abgezielt wird, müssen zusätzliche Speicher vorgesehen werden, wodurch die erforderliche Gattermenge nochmals erheblich ansteigt.

Um ein ordentliches Verhältnis zwischen Rekonfigurationsaufwand und Rechenleistung zu erhalten, ist somit der Einsatz von großen ALUs (viel Funktionalität und/oder große Bitbreite) zwingend erforderlich. Werden die ALUs jedoch zu groß, sinkt die nutzbare parallele Rechenleistung pro Chip. Bei zu kleinen ALUs (z. B. 4-bit) ist der Aufwand zur Konfiguration aufwendiger Funktionen (z.B. 32-bit Multiplikation) zu hoch. Insbesondere der Verdrahtungsaufwand wächst in kommerziell nicht mehr sinnvolle Bereiche.

SIMD-Rechenwerke

Um ein ideales Verhältnis zwischen der Verarbeitung von kleinen Bitbreiten, Verdrahtungsaufwand und der Konfiguration aufwendiger Funktionen zu erhalten, wird nun der Einsatz von SIMD-Rechenwerken innerhalb von ALU-PAEs (also insbesondere der in dieser Erfindung offenbarten PAEs, ebenso wie in PAEs nach DE 196 51 075.9-53 und DE 199 26 538.0) vorgeschlagen. Dabei werden Rechenwerke der Breite m derart zerteilt, daß n ein-

zelle Blöcke der Breite $b = m/n$ entstehen. Durch Konfiguration wird je Rechenwerk vorgegeben, ob ein Rechenwerk unzerteilt arbeiten soll, oder ob das Rechenwerk in einen oder mehrere Blöcke, jeweils gleicher oder unterschiedlicher Breite zerlegt sein soll. Mit anderen Worten kann ein Rechenwerk auch derart zerlegt sein, daß innerhalb eines Rechenwerkes unterschiedliche Wortbreiten zugleich konfiguriert sind (z.B. Breite 32-bit, zerlegt in 1x16-, 1x8- und 2x4-bit). Die Daten werden derart zwischen den PAEs übertragen, daß die zerlegten Datenworte (SIMD-WORD) zu Datenworten der Bitbreite m zusammengefaßt werden und als Paket über das Netzwerk übertragen werden.

Das Netzwerk überträgt immer ein komplettes Paket, d.h. alle Datenworte innerhalb eines Paketes und werden nach dem bekannte Handshake-Verfahren übertragen. Einzelne Datenworte innerhalb des Paketes können dabei auch unbenutzt sein, d.h. keine Information enthalten. Dies kann durch zusätzliche Statusleitungen und/oder Handshakesignalen wie z. B. dem RDY/ACK Protokoll realisiert sein.

SIMD Bussysteme

Für einen effizienten Einsatz der von SIMD-Rechenwerken ist eine flexible und effiziente Umsortierung der SIMD-WORD untereinander innerhalb eines Busses oder zwischen unterschiedlichen Bussen erforderlich. Die Busschalter nach Figur 5 bzw. 7b können derart modifiziert werden, daß eine flexible Vernetzung der einzelnen SIMD-WORD möglich ist. Dazu werden die Busse über beispielsweise Multiplexer, Busschalter, Transmissionsgates, Pass-Transistoren (nachfolgend unter dem Begriff Multiplexer zusammengefaßt) entsprechend den Rechenwerken teilbar ausgelegt, derart daß durch Konfiguration die Teilung bestimmt werden kann. Mit anderen Worten wird beispielsweise nicht ein Multiplexer der Breite m pro Bus verwendet, sondern n einzelne Multiplexer der Breite $b = m/n$. Es ist nunmehr möglich, die Datenbusse für b bit Breite zu konfigurieren. Durch die Matrixstruktur der Busse (Figur 5) ist die Umsortierung der Daten ebenfalls möglich, wie in Figur 20b dargestellt.

Die Handshakes der Busse werden logisch derart verknüpft, daß ein gemeinsamer Handshake für den neu geordneten Bus aus den Handshakes der ursprünglichen Busse generiert wird. Beispielsweise kann ein RDY für ei-

nen neu sortierten Bus aus einer logischen UND-Verknüpfung aller RDYs der Daten für diesen Bus liefernden Busse generiert werden. Ebenso kann beispielsweise das ACK eines Daten liefernden Busses aus einer UND-Verknüpfung der ACKs aller Busse generiert werden, die die Daten weiterverarbeiten. Prinzipiell sind bei der Implementierung geeignete Verknüpfungen dergestalt zu wählen, dass diese den jeweils verwendeten Busprotokollen entsprechen.

In einer ersten Ausführungsvariante finden die Verknüpfungen der Handshakes innerhalb eines jeden Busknotens statt. Dadurch wird es möglich, einem Bussystem der Breite m , bestehend aus n Teilbussen der Breite b , bevorzugt nur ein Handshake-Protokoll zuzuordnen.

In einer weiteren besonders bevorzugten Ausgestaltung werden sämtliche Bussysteme in der Breite b ausgestaltet, die die kleinste realisierbare Ein-/Ausgabe Datenbreite b eines SIMD-Word entspricht. Entsprechend der Breite der PAE Datenpfade (m) besteht nunmehr ein Ein-/Ausgangsbuss aus $m/b = n$ Teilbussen der Breite b . Beispielsweise besitzt eine PAE mit 3 32bit Eingangsbussen und 2 32 bit Ausgangsbusse bei einer kleinsten SIMD-Wortbreite von 8 tatsächlich 3x4 8bit Eingangsbusse und 2x4 8bit Ausgangsbusse.

Jeder der Teilbusse weist bevorzugt sämtliche verwendeten Handshake- und Steuersignale auf, beispielsweise RDY/ACK und der Reconfig-Trigger nach DE 197 04 728.9 und ein globales Reset Signal, etc.

Der Ausgang einer PAE versendet bevorzugt dieselben Steuersignalen für sämtliche n Teil-Busse. Eingehende Quittierungssignale aller Teilbusse werden bevorzugt miteinander logisch verknüpft, z. B. durch eine UND-Funktion. Die Bussysteme können jeden Teilbus frei verschalten und unabhängig routen. Die Bussysteme und insbesondere die Busknoten verarbeiten und/oder verknüpfen die Handshake-Signale der einzelnen Busse unabhängig ihres Routings, ihrer Anordnung und Sortierung nicht.

Bei in einer PAE eingehenden Daten werden die Steuersignale sämtlicher n Teilbusse derart miteinander verknüpft, dass ein allgemeingültiges Steuersignal quasi als Bussteuersignal für den Datenpfad generiert wird.

Beispielsweise können in einer "dependend" Betriebsart RdyHold-Stufen für jeden einzelnen Datenpfad eingesetzt werden und erst, wenn sämtliche

RdyHold-Stufen anstehende Daten signalisieren, werden diese von der PAE übernommen.

In einer "independend" Betriebsart werden die Daten jedes Teilbusses einzeln in Eingangsregister der PAE geschrieben und quittiert, wodurch der Teilbus sofort für eine nächste Datenübertragung frei ist. Das Vorhandensein aller erforderlichen Daten von allen Teilbussen in den Eingangsregistern wird innerhalb der PAE durch geeignete logische Verknüpfung der für jeden Teilbus im Eingangsregister gespeicherten RDY-Signale detektiert, woraufhin die PAE mit der Datenverarbeitung beginnt.

Der wesentliche daraus resultierende Vorteil dieses Verfahrens ist, dass die SIMD-Eigenschaft von PAEs keinerlei besonderen Einfluß auf das verwendete Bussystem aufweist. Es werden lediglich mehr Busse (n) einer geringeren Breite (b) benötigt. Die Verschaltung selbst bleibt unberührt. Die PAEs verknüpfen und verwalten die Steuerleitungen lokal. Dadurch entfällt der zusätzliche Hardwareaufwand in den Bussystemen zur Verwaltung und/oder Verknüpfung der Steuerleitungen.

Figur 11 zeigt einen möglichen und besonders bevorzugten Aufbau einer Busstruktur für VPU-Architekturen. Die Ausgabeschaltung einer Funktionszelle z. B. (PAE, FREG/BREG) (1103, entspricht 0803a,b) ist über einen vertikalen Bus mit dem horizontalen Bussystem (1102, entspricht 0105) verbunden. Entsprechend greifen die Eingabeschaltungen der Funktionszellen (1101, entspricht 0801, 0802) über einen vertikalen Bus Informationen von dem horizontalen Bussystem ab. In der Figur wird nunmehr verdeutlicht, wie ein derartiger Abgriff, bzw eine derartige Aufschaltung erfolgen kann.

Wie in Fig. 11a dargestellt erfolgt das Aufschalten eines Ausgabebusses (1111) von 1103 auf 1102 durch ein "Auftrennen" eines Busses des horizontalen Bussystems 1102 und das Einfügen von horizontalen Schaltern (1112), die durch Switches, Transmission-Gates, Multiplexer oder ähnlichen geeigneten Bauelementen realisiert sein können. Abhängig von dem Wert eines Dekoders und/oder Konfigurationsbits (angedeutet durch das Schaltersymbol 1113), das entsprechend der bekannten Konfigurationsverfahren bevorzugt in einem Konfigurationsregister der PAE angeordnet ist und konfiguriert wird, verbindet der Schalter entweder die beiden Hälften des horizontalen Busses 1102 miteinander oder schaltet den Bus 1111

auf die eine Hälfte von 1102 auf, die andere Hälfte von 1102 ist dann unterbrochen und wird nicht weitergeleitet. Die Schaltung wird bevorzugt für jeden Bus des horizontalen Bussystems verwendet.

Figur 11b zeigt die entsprechende Schaltung zum Abgriff von Daten von 1102 und zur Weiterleitung derer an 1101. Über vertikale Schalter (1122), die durch Switches, Transmission-Gates, Multiplexer oder ähnlichen geeigneten Bauelementen realisiert sein können, werden Daten bitweise von den Bussen des horizontalen Bussystems (1102) abgegriffen und auf den vertikalen Eingangsbus (1121) zur Eingabeschaltung 1101 übertragen. Die Ansteuerung der vertikalen Schalter, d.h. ihre Schaltfunktion, erfolgt durch Dekoder und/oder Konfigurationsbits (angedeutet durch die Schaltersymbole 1123), die entsprechend der bekannten Konfigurationsverfahren bevorzugt in Konfigurationsregistern der PAE angeordnet sind und konfiguriert werden.

Fig. 11b und bei entsprechender Modifikation auch Fig. 11a lassen n:1 Datenübergänge zu, d.h. mehrere Busse können zu einem Bus zusammengefaßt werden, d.h. die Daten mehrerer Busse werden auf einem Bus zusammengeführt.

Fig. 11c zeigt die Busauftrennfunktion der horizontalen VPU-Bussysteme (1102). Jeder horizontale Bus einzeln und je für sich kann an der Ausgabeseite der PAE-Kante aufgetrennt werden. Eine Auftrennung kann durch Multiplexer oder Schalter erfolgen, wie in Figur 11c angedeutet werden soll. Je nach Konfigurationsbit 1132, das bevorzugt für jeden Bus des Bussystems je einzeln zur Verfügung steht, wird die Datenübertragung auf das danebenliegende Bussystem (1131) freigeschaltet oder unterbunden. Typischerweise wird diese Funktion in den Schaltern nach Figur 11a realisiert, indem die Information des Konfigurationsbits 1132 an die Schalter (1112) des danebenliegenden Bussystems (1131) übertragen wird und entsprechend die Schalter zur Weiterleitung ermächtigt (enabled) oder die Schalter sperrt (disabled).

Figur 12a zeigt ein SIMD-Bussystem entsprechend Figur 11. Dargestellt ist ein vereinfachtes horizontales Bussystem 1102, eine PAE Ausgabeschaltung 1103 und eine PAE Eingabeschaltung 1101. Jede Eingabeschaltung weist beispielhaft 2 Eingabebusse der Breite 32 bit auf (1201, 1202), jede Ausgabeschaltung 2 entsprechende Ausgabebusse (1203, 1204). Jeder der Busse (1201, 1202, 1203, 1204) ist in 4 Teilbusse zu je 8-bit aufge-

teilt, die wie dargestellt jeweils unterschiedlich und unabhängig geroutet werden können; einige der Teilbusse werden nicht verwendet (gepunktete Linie). Die flexible Verschaltung wird dadurch erreicht, dass die Schalter nach den Figuren 11a-c für jeden Bus derart getrennt aufgebaut sind, dass je ein Teilbus von einem Schalter mit eigener Konfiguration verwaltet wird. Dadurch ist das Bussystem feingranular verschaltbar.

Figur 12b zeigt eine SIMD-Datenverarbeitung, bei welcher sämtliche Busse (1211) dasselbe Handshake (1212) aufweisen. Die Busse werden innerhalb einer PAE in die Teilbusse getrennt und in den SIMD-ALUs (1213, 1214) getrennt verarbeitet. Die gemeinsamen Handshakes steuern die Ablaufsteuerung (1215) der PAEs an, bzw. werden von dieser generiert.

Figur 12c zeigt eine SIMD-Datenverarbeitung, bei welcher sämtliche Busse vollkommen getrennt sind (1221) getrennte Handshakes (1222) aufweisen. Die Busse in den SIMD-ALUs (1223, 1224) getrennt verarbeitet. Die getrennten Handshakes steuern die Ablaufsteuerung (1225) der PAEs an, bzw. werden von dieser generiert.

Einsatz von FPGAs als ALU-Core

In PACT13 ist bereits eine Architektur beschrieben, in welcher anstatt einer ALU eine FPGA oder FPGA-ähnliche Struktur in eine PAE integriert wird. Diese Struktur wird innerhalb einer PAE gemäß den FPGA Konfigurationsmethoden nach dem Stand der Technik konfiguriert, d. h. die erweiterten Konfigurationsverfahren nach PACT02, 04, 05, 10, 13, 17 finden auf die FPGA-Struktur keine Anwendung. Dadurch sind Aufwand und Kosten für die Konfigurationssteuerung der verhältnismäßig kleinen FPGA-Zellen gering. Die PAE allerdings, die die FPGA-Zellen enthält, verhält sich gemäß des VPU-Konfigurationsverfahrens nach den o. g. Schriften. Dadurch ist die FPGA-Struktur in der PAE-Struktur gekapselt und verhält sich wie ein PAE-Objekt mit vielen Konfigurationsregistern.

Dadurch lassen sich auch beliebige Operationen auf ein Array aus FPGAs abbilden. Gemäß DE 101 35 210.7-53 ist eine Mischung aus ALU-PAEs und FPGA-PAEs innerhalb einer VPU möglich und durchaus sinnvoll.

Es ist anhand des Anwendungsgebietes zu entscheiden, ob ein mehrfacher Satz an Konfigurationsregistern für die FPGA-Zellen sinnvoll ist, da deren Anzahl sehr hoch ist. Gegebenenfalls werden Konfigurationsregister zum schnellen Umkonfigurieren einer FPGA-PAE gemäß DE 196 51 075.9-53, DE 199 26 538.0 und insbesondere DE 100 28 397.7 Fig. 18 und 19 als Register-File oder FIFO-Struktur innerhalb der PAE realisiert und von dort aus in die FPGA-Zellen geladen.

Es hat sich mittlerweile als besonders vorteilhaft herausgestellt, wenn innerhalb einer ALU-PAE eine FPGA Struktur der ALU zugeordnet wird, indem die FPGA-Struktur vor und/oder nach und/oder parallel zur ALU angeordnet wird. Bevorzugt ist eine Ausführung in welcher die FPGA-Struktur der ALU nachgeschaltet wird.

Der Vorteil liegt darin, dass nur relativ kleine FPGA-Strukturen verwendet werden müssen, da sämtliche arithmetischen Operationen weiterhin in der ALU ablaufen. Dadurch wird eine besonders hohe Kosten/Performance Effizienz erreicht. Um kleine Wortbreiten zu unterstützen (4-bit, 8-bit, etc.), bietet es sich besonders an, die vorab beschriebenen SIMD-ALUs einzusetzen.

Durch die Nachschaltung von FPGA-Strukturen hinter einer ALU lassen sich insbesondere Correlatoren und PNG-Generatoren besonders effizient aufbauen.

Der Einsatz von VPU Architekturen bietet sich mittlerweile insbesondere für den Ersatz von ASICs bei mittleren und niederen Stückzahlen an. Dieses Einsatzgebiet der VPU Bausteine weist die Besonderheit auf, dass die Applikationsfelder sehr klar definiert sind und häufig nur einige wenige Applikationen auf den Bausteinen ausgeführt werden. Besonders diese Einsatzgebiete benötigen häufig feingranulare FPGA-Strukturen zur bitweisen Verarbeitung von Daten.

Durch die Limitierung auf wenige Anwendungen sind hier die möglichen Konfigurationen der FPGAs ebenfalls sehr begrenzt und vorhersagbar.

Es wurde erkannt, dass es beispielsweise insbesondere für diese Einsatzgebiete lohnend ist, die Rekonfiguration der FPGA-Strukturen von der schnellen Rekonfiguration der grobgranularen Strukturen abzusetzen. Mit anderen Worten werden für die FPGAs langsamere (z. B. herkömmliche seri-

elle) Rekonfigurationsverfahren verwendet, die äußerst kosten- und flächeneffizient realisierbar sind.

Dazu kann (1) ein vollkommen separates Konfigurationssystem bestehend aus Bussystem und Konfigurationskontrollern aufgebaut werden, wie dies von FPGAs nach dem Stand der Technik bekannt ist. (2) können die Konfigurationsressourcen der VPU Technologie benutzt werden, ohne dass jedoch Ressource für besondere beschleunigende Massnahmen zur Verfügung gestellt werden. Beispielsweise kann der Zugriff auf den FILMO nach DE 196 54 593.5-53 , DE 198 07 872.2 für FPGA-Strukturen ausgeschlossen sein, ebenso wie das Vorhandensein von Konfigurationsregisterstacks nach DE 100 28 397.7 oder wie nachfolgend beschrieben. Ebenfalls kann die Unterstützung der schnellen Wave-Rekonfiguration nach DE 199 26 538.0 , DE 100 28 397.7 entfallen. Es ist etwa möglich, einem FPGA-Array eine PAE zur Umkonfigurierung zuzuordnen. Hier muß lediglich die PAE dazu konfiguriert werden, die FPGA-Struktur zu laden, was wie vorstehend beschreiben, durch PAE-gesteuerten, eigenständigen Zugriff auf Daten von außen geschehen kann.

Insbesondere bietet es sich aus Kostengründen an anstatt der mehrfach rekonfigurierbaren Architekturen ressourcensparende "einmal konfigurierbare" Architekturen einzusetzen. Die VPU-Bausteine werden dann einmal vor ihrer Auslieferung an den Kunden oder beim Kunden bzw. durch den Kunden personalisiert, d. h. die FPGA-Strukturen werden auf ihre durchzuführende Funktion konfiguriert. Die Funktion der FPGA-Strukturen ist sodann im weiteren unabänderlich, während sämtliche verbleibenden Funktionen, wie die der ALUs und deren Vernetzung, weiterhin vollständig lauffzeitrekonfigurierbar entsprechend der VPU-Technologie ist

Als "einmal konfigurierbare" Technologien bieten sich besonders die bekannten ROM, EPROM, EEPROM, FLASH basierenden Verfahren an. Es soll insbesondere erwähnt sein, dass sich die bekannten Fuse und Antifuse-Verfahren (z.B. Atmel, Actel, Quicklogic) besonders zur Realisierung derartiger "einmal programmierbarer" FPGA-Strukturen eignen.

Auf den prinzipiellen Aufbau derartiger Strukturen soll hier nicht weiter eingegangen werden, da dieser durch den einschlägigen Stand der Technik, insbesondere den Patenten der o. g. Firmen, hinreichend bekannt ist.

Figur 9b zeigt eine ähnliche Struktur, bei welcher eine zusätzliche Aufschalteinheit (0911) für einen dedizierten globalen Bus (0912) (z.B. IO-Channel) implementiert ist. Die Ergebnisdaten des Kerns werden zu der Aufschalteinheit 0911 geführt und dort je nach Operation auf den globalen dedizierten Bus (0912) übertragen. Für die PAE bestimmte Daten von 0912 werden über Multiplexer (0903, 0904) je nach durchzuführenden Operation auf die Eingänge der ALU geführt.

Optional kann die Aufschalteinheit 0911 über die Busaufschalteinheiten 0913 und 0914 Daten direkt von dem Bussystem 0105 lesen oder auf dieses übertragen.

Figur 10a zeigt die Verwendung von dedizierten globalen Bussystemen innerhalb eines Arrays aus PAEs (1001). Insoweit entspricht die Darstellung des PAS aus Figur 1 (0101). Jeweils eine Menge von PAEs (1001) ist an die globalen dedizierten Bussysteme 1002, 1003, 1004 angeschlossen und kann Daten auf diese Senden oder von diesen Empfangen. Die Datenübertragung kann sowohl zwischen den PAEs, als auch zwischen PAEs und IO stattfinden. Es ist dargestellt, dass PAEs auch an mehrere globalen dedizierten Bussysteme gleichzeitig angeschlossen sein können, während andere PAEs möglicherweise keinen Anschluss aufweisen.

Figur 10b zeigt beispielsweise den Anschluß eines globalen dedizierten Busses (beispielsweise 1002 oder 1003 oder 1004), der innerhalb des Arrays aus PAEs (0101) mit einigen PAEs (1001) verbunden ist, an außerhalb des 0101 liegende, ggf. auch bausteinexterne Baugruppen. Die Baugruppen können beispielsweise Peripherie (1011) und/oder Speicher (1012) sein. Zum Anschluß der außerhalb liegenden Baugruppen (1011, 1012) kann ggf. eine Anpassung der Signale (z. B. Spannungen: CMOS, TTL, LVDS, etc.) stattfinden.

Figur 10c zeigt ein Beispiel für den Anschluß eines globalen dedizierten Busses (beispielsweise 1002 oder 1003 oder 1004), der innerhalb des Arrays aus PAEs (0101) mit einigen PAEs (1001) verbunden ist, an eine Interface-Baugruppe (1021). Die Interface-Baugruppe übersetzt die Protokolle und/oder Signale des internen dedizierten Busses auf einen oder mehrere außerhalb liegenden Busse. In dem aufgezeigten Beispiel sind 2 außerhalb liegende Busse (1022, 1023) implementiert. Die Bussysteme sind

bevorzugt unterschiedlicher Ausgestaltung, beispielsweise kann 1022 ein Speicherbussystem für Speicher (1024) wie SDR-RAMs, DDR-RAMs, RAMBUS o.ä. sein, während 1023 ein Peripheriebussystem für Peripherie- und/oder IO-Geräte (1025) darstellt, wie z. B. PCI oder ein serielles Protokoll wie USB, FireWire, Ethernet.

Konfiguration komplexer Rechenwerke

Komplexe Rechenwerke (z. B. Floating-Point Rechenwerke) können durch die geeignete Verschaltung und Gruppierung von konfigurierbaren Zellen (PAEs) möglicherweise auch unterschiedlicher Bauart (RAM-PAEs, ALU-PAEs, Bussen) realisiert werden.

Beispielsweise kann ein Floating-Point Rechenwerk durch eine geeignete Verschaltung von mehreren ALU-PAEs, die die arithmetischen Operationen über Exponent und Mantisse durchführen erreicht werden. Bevorzugt werden den ALU-PAEs die in der VPU des Anmelders (XPP-Technologie) integrierten Forward- und Backward-Register (FREG/BREG) zugeordnet, um die notwendigen Normierungen durch Schiebeoperationen der in den FREG/BREG angeordneten Barrel-Shifter durchzuführen. Damit lassen sich Floating-Point Rechenwerke bei Bedarf auf Basis der Integer-ALUs mit hoher Flächeneffizienz aufbauen.

Ein Vorteil des Verfahrens liegt darin, dass keine Silizium-Fläche für fest integrierte Floating-Point Rechenwerke verwendet werden muss. Da Floating-Point-Operationen relativ zu den Integer-Operationen nur selten gebraucht wird, steigt damit das Kosten/Nutzen-Verhältnis erheblich an. Compiler, die Hochsprachenprogramme auf eine VPU übersetzen, können durch Makroexpansion und/oder mittels Laufzeit-Bibliotheken entsprechende vorgefertigte komplexe Strukturen in den Maschinencode (z. B. NML) übernehmen.

Für Maschinencode-Programme (z. B. NML) bieten sich besonders Library-Calls auf Bibliotheken an, die die entsprechenden komplexen Funktionen vorgefertigt enthalten.

Statemachines über RAM-PAEs

Mit einem Array aus PAEs verbundene RAM-PAEs können zum Aufbau von Sequenzen eingesetzt werden. Das Grundprinzip beruht darauf, dass Aus-

gangsdaten eines Speichers auf dessen Adresseingang zurückgekoppelt wird. Die Rückkopplung erfolgt bevorzugt über ein taktgesteuertes Register. Dadurch entsteht ein Sequenzer, dessen jeweils nachfolgender Zyklus durch den jeweils aktuellen Zyklus vorgegeben ist.

5 Teile der Ausgangsdaten (CONTROL-Signale) können nunmehr an andere Baugruppen und/oder Funktionszellen (PAEs) und/oder auch an externe Geräte übertragen werden, um dort bestimmte Vorgänge auszulösen. Besonders bevorzugt sind zwei Übertragungsarten, die zumeist gemeinsam angewendet werden:

10 a) die Übertragung über einen Datenbus, bevorzugt insbesondere als SIMD-Bus gemäß der vorstehenden Erläuterung ausgestaltet, wodurch eine teilweise Übertragung der Ausgangsdaten besonders effizient realisierbar ist.

15 b) die Übertragung über einen Triggerbus, dessen bevorzugte Ausgestaltung und Arbeitsweise in PACT08 beschrieben ist. Über Triggerbusse können Zustände und Bedingungen zur Ablaufsteuerung von Baugruppen und/oder Funktionszellen (PAEs) und/oder auch externen Geräten besonders effizient übertragen werden.

20 Der Aufbau der Eingangsadressen, bzw. Ausgangsdaten ist wie folgt (Darstellung: höherwertige Bits ... niederwertig Bits):

Adresse:

Adresse des aktuellen Zyklus

Daten:

Adresse des nächsten Zyklus	CONTROL-Signale
-----------------------------	-----------------

25 Es bleibt zu erwähnen, dass die Eingangsdaten typischerweise nicht verwendet werden, d.h. auf den Speicher wird nur lesend, nicht schreibend zugegriffen. Der Inhalt des Speichers (z.B. RAM-PAE) wird durch eine Konfigurationseinheit vorkonfiguriert. Deshalb kann der Speicher insbesondere auch als nichtflüchtiger einmal programmierbarer Speicher mit
30 ROM, EPROM, EEPROM, Flash Zellen oder basierend auf Fuse oder Antifuse Technologien aufgebaut sein. Der Speicher wird dann, wie vorab bereits beschrieben, vor der Auslieferung an den Kunden oder beim Kunden personalisiert, d.h. programmiert.

Ein Speicherzugriff durch andere PAEs ist grundsätzlich möglich, um den Sequenzer z.B. im Betrieb zu modifizieren, soll aber aufgrund des begrenzten Einsatzbereichs hier nicht weiter detailliert ausgeführt werden.

5

Der erfindungsgemäße Sequenzer kann durch folgende Erweiterungen in seiner Abfolge von Zyklen auf Ereignisse reagieren und insbesondere bedingte Sprünge durchführen:

10

Ein Teil, bevorzugt der niederwertige, der Eingangsadressen zu dem Speicher wird als Eingang für weitere Zustandssignale verwendet. Diese Zustandssignale können durch die vorstehenden Übertragungsarten übertragen werden und somit Daten oder Trigger sein. Bei der Selektion des nachfolgenden Zyklus wird nunmehr eine mögliche Menge von Zyklen durch die Datenrückkopplung auf die bevorzugt hohen Adressbits bestimmt und der bestimmte Zyklus wird dann aus der möglichen Menge durch die Zustandssignale auf den niederen Adressbits selektiert.

15

Daraus resultiert folgender Aufbau der Eingangsadressen, bzw. Ausgangsdaten wie folgt (Darstellung: höherwertige Bits ... niederwertig Bits):

20

Adresse:

Adresse des aktuellen Zyklus	Zustandssignale
------------------------------	-----------------

Daten:

Adresse des nächsten Zyklus	CONTROL-Signale
-----------------------------	-----------------

25

Somit ist ein vollwertiger Sequenzer definiert, der den Grundprinzipien der Mealy-Moore Sequenzern entspricht.

30

Die Zustandssignale und/oder Control-Signale können nunmehr ggf. zu Bündeln zusammengefaßt derart gruppiert werden, dass je eine Gruppe bestimmten Sendern/Empfängern zur Verfügung steht, z.B. eine Gruppe für 0101-interne PAEs und eine Gruppe für externe Baugruppen und eine Gruppe zur Konfigurationseinheit.

Mit anderen Worten werden sämtliche Sprünge durch die Angabe der "Adresse des nächsten Zyklus" realisiert. Bedingungen werden durch die Zustandssignale realisiert.

- 5 Das dabei auftretende Problem ist, wie sog. don't cares, also bestimmte Zustandssignale, deren Wert zu einem Zyklus bedeutungslos ist, behandelt werden. Die bevorzugte Variante liegt darin, für sämtliche möglichen Werte dieselben Daten festzulegen.

Beispiel:

10

Innerhalb einer folgendermassen aufgebauten Adresse

Adresse des aktuellen Zyklus	Zustandssignale
------------------------------	-----------------

soll die "Adresse des aktuellen Zyklus" (Cycle) beispielhaft gleich 0x60, entsprechend CYCLE60 sein. Es sind 4 Zustandssignale (ZS0..3) vorgesehen, von denen innerhalb des beispielhaften Zyklus 2 (ZS3 und ZS1) je nach Wert zu anderen Sprungzielen führen, also beispielhaft nach CYCLE10, CYCLE7, CYCLE89, CYCLE56.

15

Die Tabelle sieht nunmehr wie folgt aus:

Adresse					Daten
Cycle	ZS3	ZS2	ZS1	ZS0	
CYCLE60	0	?	0	?	CYCLE10
CYCLE60	0	?	1	?	CYCLE7
CYCLE60	1	?	0	?	CYCLE89
CYCLE60	1	?	1	?	CYCLE56

20

Die don't cares (ZS2, ZS0) werden nunmehr so belegt, dass der Wert ihres Signales keinen Einfluss auf die Zuordnung der Adresse zu den Daten hat:

Adresse					Daten
Cycle	ZS3	ZS2	ZS1	ZS0	
CYCLE60	0	0	0	0	CYCLE10
CYCLE60	0	0	0	1	CYCLE10
CYCLE60	0	0	1	0	CYCLE7
CYCLE60	0	0	1	1	CYCLE7

CYCLE60	1	0	0	0	CYCLE89
CYCLE60	1	0	0	1	CYCLE89
CYCLE60	1	0	1	0	CYCLE56
CYCLE60	1	0	1	1	CYCLE56
CYCLE60	0	1	0	0	CYCLE10
CYCLE60	0	1	0	1	CYCLE10
CYCLE60	0	1	1	0	CYCLE7
CYCLE60	0	1	1	1	CYCLE7
CYCLE60	1	1	0	0	CYCLE89
CYCLE60	1	1	0	1	CYCLE89
CYCLE60	1	1	1	0	CYCLE56
CYCLE60	1	1	1	1	CYCLE56

Jeder Zielzyklus ist nunmehr 4-fach gespeichert, entsprechend allen binären Kombinationsmöglichkeiten der don't care.

- 5 Eine weitere optionale, aber sinnvolle und daher bevorzugte Ausgestaltungsmöglichkeit des Sequenzers sieht einen zusätzlichen Teilbereich der Ausgangsdaten für eine Selektor- und/oder Vergleichsmaske für die Zustandssignale vor. Bei der Verwendung als Selektor können z.B. durch die Ansteuerung von Multiplexern durch die Selektormaske eine Teilmenge von
- 10 Zustandssignalen aus mehreren möglichen ausgewählt werden. Die zusätzliche optionale Vergleichsmaske kann als Vergleichsoperator für einen Vergleich dienen, der entsprechend ein Statusbit (gleich/nicht gleich) aus einer Menge von Statusbits generiert. Ebenfalls kann die Vergleichsmaske zur Deselektion von don't care Signalen dienen, z.B. über eine
- 15 normale Maskenoperation durch Verundung nach dem Stand der Technik (siehe PACT10).

Der Aufbau der Ausgabedaten ist dann wie folgt:

20 Daten:

Adresse des nächsten Zyklus	CONTROL-Signale	Selektor/Vergleichsmaske

Ein bevorzugter Sequenzer kann beispielsweise wie folgt aufgebaut sein:

Der Adressbus einer RAM-PAE, die als Sequenzerspeicher verwendet wird, wird in mehrere Teiladressen beliebiger und insbesondere möglicherweise auch unterschiedlicher Breite aufgeteilt, beispielsweise Bit 0..3 für eine erste Teiladresse (NEXT_CYCLE), Bit 4..7 für eine zweite Teiladresse (SEQ_IN) und Bit 8..12 für eine dritte Teiladresse (CTRL_IN).

Der Datenausgang einer RAM-PAE wird in mehrere Teildaten beliebiger und insbesondere möglicherweise auch unterschiedlicher Breite aufgeteilt, beispielsweise Bit 0..3 für die ersten Teildaten (CYLCE), Bit 4..7 für die zweiten Teildaten (SEQ_OUT) und Bit 8..12 für die dritten Teildaten (CTRL_OUT).

Zur Aufteilung der Adressen und/oder Daten kann insbesondere das beschriebene SIMD PAE- und Bus-Konzept verwendet werden. Weiterhin kann die Auftrennung innerhalb der RAM-PAE erfolgen.

Der RAM-PAE können datenverarbeitende PAEs zugeordnet werden, wie z. B. ALU-PAEs.

Die Festlegung des nächsten Zyklusses innerhalb eines Sequenzerdurchlaufes erfolgt durch die Rückkopplung von NEXT_CYCLE auf CYCLE.

In einer erweiterten Ausführungsvariante können zusätzliche datenverarbeitende PAEs zur Berechnung von CYCLE in Abhängigkeit von NEXT_CYCLE innerhalb der Rückkopplung vorgesehen sein. Diese PAEs können auf beliebige, insbesondere auch zusätzliche Signale, Daten oder Zustände anderer PAEs und/oder externer/ peripherer Baugruppen reagieren. Desweiteren können diese PAEs zusätzliche Signale oder Daten erzeugen.

Zur Realisierung eines erweiterten Sequenzers können weitere PAEs angekoppelt sein, die in einer möglichen Ausgestaltung auch in ihrer Funktion und/oder Vernetzung vom Sequenzer beeinflusst werden können. Dazu kann der Sequenzer Daten in die Konfigurationsregister der entsprechenden PAEs übertragen. Ein Zugriff auf die Konfigurationsregister kann beispielsweise durch die in DE 197 04 728.9 beschriebene Architektur erfolgen (vgl. DE 197 04 728.9, Fig. 4). Die angekoppelten PAEs verarbeiten vorwiegend Daten beliebiger Art und besitzen Anschluß an weitere

PAEs, insbesondere datenverarbeitende (ALU-PAEs) und/oder Speicher-PAEs (RAM-PAEs) und/oder periphere Anschlüsse (IO-PAEs).

Diese PAEs können durch die durch SEQ_OUT dargestellten Control-Signale angesteuert werden und können bedarfsweise durch die an SEQ_IN geleiteten Zustandssignale Ablaufspeicher des Sequenzers ansteuern.

Weitere möglicherweise auch unabhängige PAEs oder Einheiten, insbesondere auch externe/periphere Einheiten und/oder übergeordnete CTs können durch den Sequenzerspeicher entsprechend SEQ_IN/OUT angesteuert werden (CTRL_OUT) oder diesen ansteuern (CTRL_IN).

Zur Korrekten taktgesteuerten Ablaufsteuerung des Sequenzers sind in Rückkopplungspfade bevorzugt taktsynchronisierte Register eingebaut.

Die RAM-PAE kann durch eine übergeordnete Konfigurationseinheit konfiguriert werden, insbesondere können die Sequenzerfunktionen durch den Inhalt der RAM-PAE konfiguriert und festgelegt werden.

Konfigurationsregistermodelle

Verschiedene Konfigurationsregistermodelle zur Festlegung der Konfiguration von jeweils lokal zugeordneten PAEs sind bekannt. In PACT02 ist ein sequentiell abarbeitbares Modell beschrieben, in PACT04 ist ein FIFO-Modell beschrieben, das ebenfalls sequentiell abgearbeitet und überlappend konfiguriert werden kann, in PACT08 ist ein selektives Modell beschrieben, bei welchem abhängig von der Datenverarbeitung bestimmte Konfigurationsregister und damit die in ihnen gespeicherte Funktion und/oder Vernetzung ausgewählt werden. In DE 100 28 397.7 ist weiterhin ein FIFO-Modell beschrieben, das sich besonders für die Vorabkonfiguration und überlappende Konfiguration eignet.

Als besonders leistungsfähig und Kosten/Performance effizient wurde eine Mischung aus diesen Modellen erkannt.

Das FIFO-Modell nach DE 100 28 397.7 eignet sich besonders, um eine beliebige Anzahl von Konfigurationsregistern von PAEs vorzuladen, da die Funktion des verwendeten FIFOs eine variable Konfigurationslänge effizient ermöglicht. Hierzu wird jeder PAE ein lokaler FIFO-Speicher zugeordnet, der die Konfigurationen seiner zugeordneten PAE verwaltet und puffert.

Durch eine Erweiterung, wie z. B. die nachfolgend beschriebene, des FIFO-Modelles kann der Anfang und das Ende einer bestimmten Konfiguration und der dazugehörigen einzelnen Konfigurationseinträge festgestellt werden. Nunmehr können mehrere Konfigurationen zugleich in dem FIFO-Modell abgelegt werden.

Als besonders geeignet zur Kennzeichnung des Anfangs oder Endes von Konfigurationen haben sich die zwei nachfolgend beschriebenen Verfahren herausgestellt:

a) Kennzeichnung durch zusätzliche Bits (CycleBits) in jeder Speicherzeile: Jedem Konfigurationseintrag werden zusätzliche Bits zugeordnet, die den Beginn und/oder das Ende einer Konfiguration kennzeichnen. Beispielsweise kann ein Eintrag im FIFO wie folgt aussehen:

Bit 0..15	Bit 16	Bit 17
Konfigurationswort	0=don't care 1=Beginn	0=don't care 1=Ende

Da bevorzugt nach dem nachfolgend beschriebenen Verfahren direkt auf den Beginn von Konfigurationen gezeigt werden kann, wird bevorzugt auf die Anzeige des Beginns verzichtet:

Bit 0..15	Bit 16
Konfigurationswort	0=don't care 1=Ende

b) Besonders effizient kann die Kennzeichnung durch besondere Konfigurationsworte sein, die als Befehle dekodiert werden:

Bestimmte Bitkombinationen innerhalb des Konfigurationswortes werden als Befehle dekodiert und erkannt:

Beispielsweise könnten die folgenden Befehle implementiert sein:

BEGIN : Beginn einer Konfiguration

5 END : Ende einer Konfiguration

Dieses Verfahren ist erheblich flexibler und leistungsfähiger als die Kennzeichnung durch CycleBits.

Zur einfachen Unterscheidung von Befehlen und Konfigurationen kann ähnlich den CycleBits ein Bit vorgesehen sein, das durch seinen Wert die Semantik der Konfigurationswortes bestimmt, beispielsweise wie folgt:

Bit 0..15	Bit 16
Daten	0=Interpretation der Daten als Konfigurationswort
	1=Interpretation der Daten als Befehl

Eine Konfiguration wird je Aufruf von ihrem Anfang bis zu ihrem Ende in die Konfigurationsregister einer PAE übertragen.

15 Durch eine optionale zusätzliche Übersetzungs- und Zuweisungsvorrichtung können Zustände (z.B. Zustände der eigenen ALU und/oder ein oder mehrere Trigger (vgl. DE 197 04 728.9) beispielsweise anderer PAEs) auf bestimmte Konfigurationen innerhalb des FIFO-Modells übersetzt werden. Beispielsweise kann ein eintreffender Rekonfigurationstrigger auf eine

20 bestimmte Konfiguration innerhalb des FIFO-Modells zeigen, die durch das Auftreten des Rekonfigurationstrigger dann konfiguriert wird.

Als Übersetzungs- und Zuweisungsvorrichtung können beispielsweise algebraische Berechnungen und/oder logische Verknüpfungen und/oder bevorzugt

25 Übersetzungsspeicher (Lookup-Tabellen) zum Einsatz kommen.

Eine besonders bevorzugte Variante ist in Figur 14 dargestellt und arbeitet wie folgt:

Eine Kette von Addierern wird derart miteinander verbunden, dass das Ergebnis (SUMME) eines vorherigen Addierers (p) an einen nachfolgenden Addierer (p+1) als Operand weitergeleitet wird. Die Weiterleitung kann

30

derart unterbrochen werden, dass anstatt des Ergebnisses eine 0 (Null) weitergeleitet wird.

Als zweiter Operand ist jedem Addierer jeweils ein eigenes Register zugeordnet, dessen Wert jeweils zur SUMME der vorherigen Stufen addiert wird.

Jede der Stufen repräsentiert eine Konfiguration im Konfigurations-FIFO, in dem Register der jeder Stufe ist die relative Startposition einer Konfiguration gespeichert. Die absolute Startposition läßt sich berechnen, indem sämtliche relative Startpositionen sich unterhalb im FIFO befindenden Konfigurationen aufaddiert wird. Dies geschieht durch die Addiererketten.

Mit anderen Worten ist die relative Position als unterste Konfiguration im FIFO diejenige, deren Eintrag am Nächsten zum Ergebnisausgang der Addiererkette gespeichert ist. Sodann folgen alle weiteren relativen Positionen gemäß ihrer Anordnung im FIFO.

Die Kette wird an der Stelle durch einschleusen einer Null anstelle der SUMME unterbrochen, bei welcher die relative Position der selektierten Konfiguration erreicht ist.

Das Ergebnis ist nunmehr der Offset zwischen dem Lesepointer des FIFOs, der auf die unterste Konfiguration zeigt, und der Startposition der selektierten Konfiguration.

Somit ist die Sprungadresse zur selektierten Konfiguration einfach durch Addition von Zeiger und Offset berechenbar.

Die Auswahl der selektierten Konfiguration kann durch unterschiedliche Verfahren in der Übersetzungs- und Zuweisungseinrichtung erfolgen.

(a) Die eingehenden Trigger können priorisiert und dekodiert werden.

(b) Die eingehenden Trigger werden über eine Lookup-Tabelle übersetzt und danach möglicherweise priorisiert und dekodiert.

(c) Es der Menge aller Trigger werden einige ausgewählt, z.B. über Multiplexer, die sodann entsprechend (a,b) weiterverarbeitet werden.

Es soll besonders darauf hingewiesen werden, dass ein Trigger auch ein Vektor (TRIG-V) sein kann, wie in PACT08 beschrieben. Der Vektor selbst kann zur weiteren Dekodierung verwendet werden, d.h. der Vektor selektiert die Konfiguration. Dies ist insbesondere dann wichtig, wenn eine Wave-Rekonfiguration nach PACT08, PACT13, PACT17 durchgeführt werden

soll, bei welcher bevorzugt ein mit den Daten übertragener Trigger-Vektor die nächste Konfiguration selektiert.

- 5 Nach oder während der Konfiguration können Konfigurationen aus dem FIFO entfernt werden. Bevorzugt wird dabei die Referenzierung innerhalb der Übersetzungs- und Zuweisungsvorrichtung entsprechend angepasst.

- 10 Weiterhin kann das FIFO-Modell um das Sequenzer-Verfahren nach DE 196 54 846 2-53 oder bevorzugt das vorstehend beschrieben erweitert werden. Dazu werden beispielsweise Sprünge (GOTO), sowie zustandsabhängige und bedingte Sprünge (WAIT-GOTO, IF-GOTO) eingeführt. Sprünge können durch besondere CycleBits repräsentiert werden, oder bevorzugt als Befehle implementiert sein.

- 15 Weiterhin kann ein Synchronisationsanzeigeverfahren verwendet werden, das anzeigt, wann eine bestimmte Konfiguration bzw. ein bestimmter Zyklus des Sequenzers beendet ist. Mit anderen Worten kann jeder Zyklus aus mehreren Konfigurationseinträgen bestehen. Zur Kennzeichnung kann
20 beispielsweise nach DE 196 54 846.2-53 ein run/stop-Flag verwendet werden, wobei 'run' zusammengehörende Konfigurationseinträge eines Zyklus kennzeichnet und 'stop' den ersten Eintrag eines nachfolgenden Zyklus; alternativ ist die Verwendung der vorstehend beschriebenen CycleBits möglich, die zwar eine etwas andere Semantik aufweisen, sich aber an-
25 sonst gleich verhalten.

- Alternativ oder zusätzlich zu diesen Verfahren können auch die ebenfalls aus PACT04 bekannten Befehle WAIT und BEGIN oder bevorzugt die vorstehend beschriebenen Befehle BEGIN und END verwendet werden.
30 Durch 'stop' oder WAIT oder END wird das Ende eines Zyklus gekennzeichnet, d. h. eine Konfiguration ist komplett, kann ausgeführt und abgearbeitet werden. Nach Beendigung der Datenverarbeitung dieser Konfiguration wird der nächste Zyklus ausgeführt.

- 35 Die Beendigung kann entsprechend sequentieller Prozessoren durch einen Takt (Instruktionssequenz) definiert sein, und/oder entsprechend des Datenverarbeitungsprinzips der PACT-Prozessoren (P 44 16 881.0-53 , DE

196 54 846.2-53 , Konfigurationssequenz) durch ein Statussignal (z. B. einen Trigger) definiert sein.

Mit anderen Worten wird z.B. kann durch das Eintreffen eines Triggers 'stop' übersprungen werden und die nachfolgenden Konfigurationen konfiguriert werden. Alternativ oder zusätzlich kann der Befehl WAIT eingesetzt werden, der auf das Eintreffen eines Triggers.

Optional kann ein FIFO nicht nur die lokal zugeordnete PAE ansteuern, sondern auch weitere umliegende PAEs.

Optional kann der FIFO auch als eine dedizierte Einheit nach DE 196 54 846.2-53 ausgestaltet sein.

Ausführungsbeispiele:

A) Ein eintreffender Trigger wird über eine Übersetzungs- und Zuweisungsvorrichtung auf eine im FIFO liegende Konfiguration (K1) übersetzt. Die Konfiguration (K1) wird daraufhin in die PAE konfiguriert. Als Ende-Kennung kann beispielsweise ein WAIT-Befehl, ein END-Befehl oder das run/stop-Flag dienen.

Ein nachfolgend eintreffender Trigger wird über eine Übersetzungs- und Zuweisungsvorrichtung auf eine andere im FIFO liegende Konfiguration (K2) übersetzt. Diese Konfiguration (K2) wird daraufhin in die PAE konfiguriert.

K1 und/oder K2 können nach erfolgter Konfiguration in die PAE aus dem FIFO gelöscht werden.

B) Ein eintreffender Trigger wird über eine Übersetzungs- und Zuweisungsvorrichtung auf eine im FIFO liegende Konfiguration (K3) übersetzt, die aus mehreren Zyklen (Cy1, Cy2, Cy3a, Cy3b, Cy4) besteht. Der erste Zyklus (Cy1) wird daraufhin in die PAE konfiguriert und ausgeführt. Als Ende-Kennung kann beispielsweise ein WAIT-Befehl oder das run/stop-Flag dienen.

Ein nachfolgend eintreffender Trigger, der das Ausführungsende des Zyklus anzeigt, bewirkt die Konfiguration und das Ausführen von Cy2. Cy2 endet mit zwei WAIT-GOTO-Befehlen (WAIT-GOTO (Trgl, Cy3a) ; WAIT-GOTO (Trg2, Cy3b)) (vgl. PACT04), dies bewirkt, dass auf zwei unterschiedli-

che Trigger, die das Ausführungsende des Zyklus anzeigen, Trg1 und Trg2 reagiert wird. Trifft Trg1 ein, wird im nächsten Zyklus Cy3a konfiguriert und ausgeführt bzw. bei Trg2 entsprechend Cy3b.

- 5 Cy3a und Cy3b enden mit einem WAIT-GOTO (Trg, Cy4). Bei Eintreffen eines Trigger, der das Ausführungsende des Zyklus anzeigt, wird nach Cy4 gesprungen und die Konfiguration entsprechend konfiguriert und ausgeführt.

- 10 Cy4 endet mit einem WAIT-GOTO (Trg, Cyl), wodurch bei Eintreffen des Trigger, der das Ausführungsende des Zyklus anzeigt, der erneute sequentielle Durchlauf einer Schleife beginnen kann. Insoweit kann durch den Sprung auf Cyl ein Ringspeicher nach DE 196 54 846.2-53 zum Ausführen von Schleifen gebildet werden.

- 15 Durch Eintreffen eines Triggers (Trg-x) kann die Schleife terminiert werden.

Existiert ein Eintrag für Trg-x in der Übersetzungs- und Zuweisungsvorrichtung kann die Schleife jederzeit abgebrochen und die durch Trg-x in der Übersetzungs- und Zuweisungsvorrichtung referenzierte Konfiguration

- 20 (KX) ausgeführt werden.

Existiert kein Eintrag, kann durch das explizite Verwenden von WAIT-GOTO (Trg-x, KX) Befehlen, z.B. zusammen mit WAIT-GOTO (Trg, Cyl) in Cy4 die Schleife zu bestimmte vorgegebenen Ausführungszeitpunkten terminiert werden.

25

Figur 13 zeigt beispielhaft einen Aufbau eines Konfigurationsbusses zur Konfiguration von PAEs (1001) durch eine Konfigurationseinheit (0106). Die Konfigurationseinheit sendet Konfigurationsdaten über ein Bussystem 1301 und ggf. über mehrere Registerstufen (1303, 1304) zur Verbesserung des Frequenzverhaltens und über den Konfigurationsdatenbus (0404) an die PAEs 1001. Jede PAE dekodiert die angelegten Adressen und reagiert, sofern sie selektiert wurde, auf die Datenübertragung des Busses. PAEs können ihrerseits Daten über 0404 über die Register-Multiplexer-Stufen 1304 auf das Bussystem aufschalten und die Konfigurationseinheit oder optional andere PAEs senden. Dies geschieht jeweils durch Übertragung der Adresse der Empfangseinheit.

35

Die Rückübertragung der Daten an die Konfigurationseinheit erfolgt bevorzugt ebenfalls durch Registerstufen hindurch (1305), bis zum Dateneingangsbus der Konfigurationseinheit (1302).

Die Funktionsweise des Konfigurationsbusses ist ebenfalls in DE 101 42 904.5 und DE 100 28 397.7 beschrieben, die zu Offenbarungszwecken vollumfänglich eingegliedert sind.

Figur 14 zeigt den Aufbau eines erfindungsgemäßen FIFO-Modells zur Steuerung der Rekonfiguration.

Ein Speicher 1401 enthält die Konfigurationsdaten für die zugeordnete PAE. 1402 ist der Konfigurationsdatenausgang zur PAE. Über 1403, d.h. den Bus 0404, schreibt die Konfigurationseinheit Konfigurationen in den Speicher, die jeweilige Adresse wird durch den Schreibzeiger (1407) generiert, der pro Schreibvorgang um den Wert 1 verändert wird. Ein Startadress-Pointer (1404) zeigt auf den ersten Konfigurationsdateneintrag im Speicher, während ein weiterer Pointer (1405) auf den zu lesenden, bzw. an die PAE zu übertragenden Konfigurationsdateneintrag zeigt. Insofern entspricht der realisierte FIFO nicht den normalen FIFOs nach dem Stand der Technik, die nur den Pointer 1405 aufweisen. Die Modifikation ermöglicht das Lesen beliebiger Konfigurationsdaten aus dem Speicher, während durch den Pointer 1404 verhindert wird, dass evtl. noch benötigte Konfigurationsdaten überschrieben werden. Dies geschieht durch den Vergleich (1406) von dem Startadress-Pointer 1404 mit dem Schreibzeiger (1407). Wenn der Speicher voll ist, werden Schreibversuche der Konfigurationseinheit zurückgewiesen, dies kann bevorzugt durch das aus PACT10 bekannte ACK/REJ-Protokoll erfolgen.

Eingehende Trigger (1431) werden über eine Übersetzungs- und Zuweisungseinrichtung (1432) auf Selekt-Signale (1433) übersetzt, die folgendermaßen die Adressierung der Konfigurationsdaten im Speicher steuern:

Je ein Register (1411), ein Addierer (1412) und ein Nullgenerator (1413), hier beispielhaft realisiert durch eine bitweise Und-Funktion bilden ein Glied einer Kette (1414) zur Adressberechnung. Über den Addierer wird jeweils der im Register gespeicherte Wert zu dem Ergebnis des vorherigen Gliedes dazugaddiert. Der Wert am Eingang der bitweisen Und-Funktion wird mit allen Ergebnisbits des Addierers verundet. Ist der

Eingang also gleich 0, liefert die Und-Funktion eine Binäre 0 am Ausgang, ansonsten den Wert des Addierersausgang.

5 In die Register (1411) wird nunmehr die Größe der Konfigurationen in ihrer Reihenfolge im Speicher (1401) eingetragen. Die Selektsignale sind derart auf die Null-Generatoren geführt, dass die Konfigurations-Größen bis zur Startadresse der durch die Trigger (1431) referenzierten Konfiguration aufaddiert werden.

10 Mit anderen Worten dient die Kette zur Aufaddierung aller Konfigurationsgrößen, die vor der zu ladenden Konfiguration im Speicher 1401 liegen. Damit bildet sich ein Offset, der durch Addition (1415) mit der Startadresse (1404) auf die zu ladende Konfiguration zeigt.

15 Die beschriebene Schaltung ist besonders leistungsfähig, da sie die Berechnung des Offsets und den Sprung innerhalb eines Taktes ermöglicht.

In einer zweiten optionalen Kette (1421) können in Registern (1422) Befehle an die Konfigurationseinheit und/oder die PAE und/oder den Konfigurationsstack gespeichert werden. Eine Nullfunktion (1423), hier ebenfalls beispielhaft entsprechend der Nullfunktion 1413 realisiert, liefert eine Binäre 0 in an ihrem Ausgang, sofern das Selekt-Signal nicht aktiv ist, d.h. die Konfiguration nicht ausgewählt wurde. Über eine Oder-Kette (1424) werden alle Null-Funktionsausgänge miteinander ver-
25 dert, sodass der Befehl der aktuell selektierten Konfiguration am Ausgang (1425) der Kette anliegt.

Der Befehl kann nunmehr zum Löschen von Einträgen im Speicher (1401) dienen. Dies kann z.B. durch den Befehl FLUSH erfolgen, der den Start-
30 zeiger (1404) mit dem Lesezeiger 1405 lädt und somit alle vor dieser Adresse liegenden Daten zum Überschreiben freigibt.

Weiterhin kann der Befehl über das Bussystem nach Figur 13 an die Konfigurationseinheit gesendet werden (1426). Beispielsweise kann der Befehl dort den Start einer bestimmten Konfiguration auslösen und/oder das Vor-
35 laden einer Konfiguration bewirken.

Akte: PACT31c

Beliebige weitere Ausgestaltungen und Kombinationen der erläuterten Erfindungen sind möglich und einem Fachmann offensichtlich.

5 Sämtliche erwähnten PACT-Patentanmeldungen sind zu Offenbarungszwecken vollumfänglich eingegliedert.

Titel:

5 Patentansprüche:

1. Zellelementefeld zur Datenverarbeitung mit Funktionszellen zur Ausführung algebraischer und/oder logischer Funktionen und Speicherzellen, um Information zu empfangen, abzuspeichern und/oder auszugeben, dadurch gekennzeichnet, daß von den Funktionszellen eine Steuerverbindung zu den Speicherzellen geführt ist.
10
2. Zellelementefeld nach dem vorhergehenden Anspruch, dadurch gekennzeichnet, daß ein Prozessor, Coprozessor und/oder Microcontroller mit einer Vielzahl in Funktion und/oder Vernetzung rekonfigurierbarer und/oder vorgebbarer Einheiten wie Funktionszellen und/oder Speicherzellen bildet.
15
3. Zellelementefeld nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Funktionszellen als arithmetische Logikeinheiten gebildet sind.
20
4. Zellelementefeld nach dem vorhergehenden Anspruch, dadurch gekennzeichnet, daß die arithmetischen Logikeinheiten als erweiterte ALUs gebildet sind.
25
5. Zellelementefeld nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Speicherzellen zur flüchtigen und/oder nicht flüchtigen Datenspeicherung ausgebildet sind.
30
6. Zellelementefeld nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Speicherzellen zur Abspeicherung von zu verarbeitenden Daten und/oder von zu verarbeitenden Programmschritten ausgebildet sind.
35
7. Zellelementefeld zur Datenverarbeitung, dadurch gekennzeichnet, daß die Speicherzellen dazu ausgebildet sind, abgespeicherte Informationen

auf Ansteuerung der sie steuernden Funktionszelle direkt und/oder indirekt auf einen zur Funktionszelle führenden Bus zu geben.

8. Zellelementefeld nach einem der vorhergehenden Ansprüche, worin zumindest einer Speicherzelle und/oder Funktionszelle Register zugeordnet sind, insbesondere ein Backward-Register, welches im Informationsweg zwischen Speicherzelle und Funktionszelle angeordnet ist.

9. Zellelementefeld nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Speicherzelle dazu angeordnet ist, Informationen von der sie steuernden Funktionszelle, einer Eingabe-Ausgabe-Zelle und/oder einer sie nicht steuernden Zelle mit arithmetischer Logikeinheit zu empfangen.

10. Zellelementefeld nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Funktionszellen-Speicherzellen-Kombination zumindest ein Ein-Ausgabe-Mittel zugeordnet ist, um Informationen an eine externe Einheit und/oder eine andere Funktionszelle, Funktionszellen-Speicherzellen-Kombination und/oder Speicherzelle zu senden und/oder von dieser zu empfangen.

11. Zellelementefeld nach dem vorhergehenden Anspruch, dadurch gekennzeichnet, daß das Ein-Ausgabe-Mittel gleichfalls zum Empfang von Steuerbefehlen aus der Funktionszelle ausgebildet ist.

12. Zellelementefeld nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Steuerung dazu ausgebildet ist, zumindest einige, bevorzugt alle der nachfolgenden Befehle zu übertragen und/oder die Speicherzelle bzw. Eingabe/Ausgabe-Zelle dazu ausgebildet ist, die folgenden Befehle zu dekodieren: DATA WRITE/READ, ADRESSPOINTER WRITE/READ, PROGRAMMPOINTER WRITE/READ, PROGRAMMPOINTER INCREMENT, STACKPOINTER WRITE/READ, vorgenannte Befehle jeweils insbesondere für internen und/oder externen Zugriff, PUSH, POP, OP-CODE, FETCH.

13. Zellelementefeld nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Funktionszelle als alleiniger Master auf die

Akte: PACT31c

Steuerverbindung und/oder das als Steuerungsverbindung dienende Bussegment zugreifen kann.

14. Zellelementefeld zur Datenverarbeitung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Funktionszelle zumindest einer von Speicherzelle und Ein-Ausgabezelle benachbart angeordnet ist.
15. Zellelementefeld nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Zellelemente multidimensional angeordnet sind, insbesondere matrixartig, wobei die Funktionszelle und/oder die benachbarte Speicher- bzw. Ein-Ausgabezelle aus einer oberen Reihe Daten empfangen und in eine untere Reihe Daten ausgeben kann, wobei in einer Reihe Busse vorgesehen sind und die Funktionszelle und zumindest eine Speicher- und/oder Ein-Ausgabezelle in ein und derselben Reihe liegen.
16. Verfahren zum Betrieb eines Zellelementefeldes, insbesondere multidimensionalen Zellelementefeldes mit Funktionszellen zur Ausführung algebraischer und/oder logischer Funktionen und Informationsbereitstellungszellen, insbesondere Speicherzellen und/oder Ein-Ausgabezellen zum Empfangen und/oder Ausgeben von Informationen und/oder Speichern derselben, dadurch gekennzeichnet, daß zumindest eine der Funktionszellen Steuerbefehle an zumindest eine Informationsbereitstellungszelle ausgibt, dort im Ansprechen auf die Steuerbefehlinformation für die Funktionszelle verarbeitet wird und die Funktionszelle dazu ausgebildet ist, eine weitere Datenverarbeitung im Ansprechen auf aus der Informationsbereitstellungszelle bereitgestellte Information durchzuführen, um so sequenzerartig Daten zu verarbeiten.
17. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Funktionszelle dazu ausgebildet ist, zumindest einige der Steuerbefehle
 OP CODE FETCH,
 DATA WRITE INTERN,
 DATA WRITE EXTERN,

DATA READ INTERN,
 DATA READ EXTERN,
 ADRESSPOINTER WRITE INTERN,
 ADRESSPOINTER WRITE EXTERN,
 5 ADRESSPOINTER READ INTERN,
 ADRESSPOINTER READ EXTERN,
 PROGRAMMPOINTER WRITE INTERN,
 PROGRAMMPOINTER WRITE EXTERN,
 PROGRAMMPOINTER READ INTERN,
 10 PROGRAMMPOINTER READ EXTERN,
 STACKPOINTER WRITE INTERN,
 STACKPOINTER WRITE EXTERN,
 STACKPOINTER READ INTERN,
 STACKPOINTER READ EXTERN,
 15 PUSH,
 POP,
 PROGRAMMPOINTER INCREMENT

ausgibt und im Laufe Zellelementbetriebs zumindest einige, insbesondere alle der oben genannten Steuerbefehle wie erforderlich ausgibt.

18. Datenverarbeitungsanordnung mit einem multidimensionalen Feld

in Funktion und/oder Vernetzung konfigurierbarer Zellelemente und diesen zugeordneten Konfigurationsvorhaltemitteln zum lokalen Konfigurations-Vorhalten,
 25 dadurch gekennzeichnet, daß die Konfigurationsvorhaltemittel dazu ausgebildet sind, zumindest einen Teil der vorgehaltenen Konfigurationen
 30 nichtflüchtig vorzuhalten.

19. Datenverarbeitungsanordnung mit einem multidimensionalen Feld

in Funktion und/oder Vernetzung konfigurierbarer Zellelemente und diesen zugeordneten Konfigurationsvorhaltemitteln zum lokalen Konfigurations-Vorhalten,
 35 dadurch gekennzeichnet, daß

die Konfigurationsvorhaltemittel dazu ausgebildet sind, zumindest einen Teil der vorgehaltenen Konfigurationen nichtflüchtig vorzuhalten.

- 5 20. Datenverarbeitungsanordnung nach einem der vorhergehenden Datenverarbeitungsanordnungsansprüche, dadurch gekennzeichnet, daß die Funktion grobgranular konfigurierbar ist.
- 10 21. Datenverarbeitungsanordnung nach einem der vorhergehenden Datenverarbeitungsanordnungsansprüche, dadurch gekennzeichnet, daß die Vernetzung grobgranular konfigurierbar ist.
- 15 22. Datenverarbeitungsanordnung nach einem der vorhergehenden Datenverarbeitungsanordnungsansprüche, dadurch gekennzeichnet, daß als Zellelemente zumindest eines von ALUs, EALUs, RAM-Zellen, I/O-Zellen, Logiblocken vorgesehen sind.
- 20 23. Datenverarbeitungsanordnung nach einem der vorhergehenden Datenverarbeitungsanordnungsansprüche, dadurch gekennzeichnet, daß jedem Zellelement ein eigenes Konfigurationsvorhaltemittel zugeordnet ist.
- 25 24. Datenverarbeitungsanordnung nach einem der vorhergehenden Datenverarbeitungsanordnungsansprüche, dadurch gekennzeichnet, daß die Konfigurationsvorhaltemittel dazu ausgebildet sind, eine Vielzahl von Konfigurationen vorzuhalten.
- 30 25. Datenverarbeitungsanordnung nach einem der vorhergehenden Datenverarbeitungsanordnungsansprüche, dadurch gekennzeichnet, daß mehrere fest vorgegebene nichtflüchtige Konfigurationen im Konfigurationsvorhaltemittel vorgegeben sind.
- 35 26. Datenverarbeitungsanordnung nach einem der vorhergehenden Datenverarbeitungsanordnungsansprüche, dadurch gekennzeichnet, daß die Anordnung dazu ausgebildet ist, eine wechselnde einer Vielzahl von vorgehaltenen Konfigurationen zu verwenden, insbesondere im Wege der Wave-Rekonfiguration oder des lokalen Sequencing.

27. Datenverarbeitungsanordnung nach einem der vorhergehenden Datenverarbeitungsanordnungsansprüche, dadurch gekennzeichnet, daß bei einigen Zellen im Betrieb mit veränderlichen Konfigurationen versehbare Konfigurationsvorhaltemittel vorgesehen sind.
28. Datenverarbeitungsanordnung nach einem der vorhergehenden Datenverarbeitungsanordnungsansprüche, dadurch gekennzeichnet, daß als Konfigurationsvorhaltemittel zumindest eines aus ROM, EPROM, EEPROM, Flash-Speicher, Fuse-, Antifuse-programmierbare Speichermittel und/oder in insbesondere in oberen Lagen einer Siliziumstruktur fest vorgesehene Speichermittel gewählt sind.
29. Verfahren zur Herstellung einer dedizierten Datenverarbeitungsanordnung, dadurch gekennzeichnet, daß ein multidimensionales Feld mit in Funktion und/oder Vernetzung konfigurierbaren Zellelemente und diesen zugeordneten Konfigurationsvorhaltemitteln zum lokalen Konfigurations-Vorhalten vorgegeben wird, bestimmt wird, welche Konfigurationen in diesen vorzuhalten sind, und dann nichtflüchtige Konfigurationsvorhaltemittel so vorgesehen werden, daß sie zumindest einen Teil der vorgehaltenen Konfigurationen nichtflüchtig vorhalten.
30. Verfahren nach dem vorhergehenden Datenverarbeitungsanordnungsanspruch, dadurch gekennzeichnet, daß von einem zur laufzeitrekonfigurierbaren multidimensionalen Feld ausgegangen wird.
31. Verfahren nach dem vorhergehenden Datenverarbeitungsanordnungsanspruch, dadurch gekennzeichnet, daß zunächst von einem zur laufzeitrekonfigurierbaren multidimensionalen Feld mit Rekonfigurationsbeschaltung ausgegangen wird und dann für Rekonfiguration nichtbenötigte Felder weggelassen werden.
32. Datenverarbeitungsanordnung, insbesondere nach einem der vorhergehenden Ansprüche, insbesondere Prozessor, mit einem Feld aus zur Laufzeit in Funktion und/oder Vernetzung datenverarbeitenden rekonfigurierbaren Zellen, denen Speicher und eine Sequenzersteuerung zugeordnet ist, dadurch gekennzeichnet, daß die Steuerung derart ausgebildet ist, daß sich ein vollständiger und/oder limitierter Befehlsatz ergibt.

33. Datenverarbeitungsanordnung, insbesondere nach einem der vorhergehenden Ansprüche, insbesondere Prozessor, mit einem Feld aus zur Laufzeit in Funktion und/oder Vernetzung datenverarbeitenden rekonfigurierbaren Zellen, mit einer ALU oder anderen logischen Verknüpfungsbeschaltung und dieser zugeordnetem, insbesondere integriertem Speicher, dadurch gekennzeichnet, daß der Speicher in einer anderen Halbleiter-Lage, insbesondere oberhalb der ALU oder anderen logischen Verknüpfungsbeschaltung angeordnet ist.
34. Datenverarbeitungsanordnung, insbesondere nach einem der vorhergehenden Ansprüche, insbesondere Prozessor, mit einem Feld aus zur Laufzeit in Funktion und/oder Vernetzung datenverarbeitenden rekonfigurierbaren Zellen, von denen einige Speicherzwecken dienen, dadurch gekennzeichnet, daß diese Zellen dazu ausgebildet sind, eine MMU und/oder DMA - Funktion zu realisieren.
35. Datenverarbeitungsanordnung, insbesondere nach einem der vorhergehenden Ansprüche, insbesondere Prozessor, mit einem Feld aus zur Laufzeit in Funktion und/oder Vernetzung datenverarbeitenden rekonfigurierbaren Zellen, dadurch gekennzeichnet, daß zumindest einige, bevorzugt nicht alle, Zellen eine Eingangs/Ausgangsfunktion realisieren und bevorzugt zugleich eine ALU oder anderen logischen Verknüpfungsbeschaltung zur Datenverarbeitung und/oder -veränderung aufweisen.
36. Datenverarbeitungsanordnung, insbesondere nach einem der vorhergehenden Ansprüche, insbesondere Prozessor, mit einem Feld aus zur Laufzeit in Funktion und/oder Vernetzung datenverarbeitenden rekonfigurierbaren Zellen, dadurch gekennzeichnet, daß zumindest einige, bevorzugt nicht alle, Zellen feingranulare FPGA-Strukturen aufweisen, während andere Zellen grobgranulare Strukturen aufweisen.
37. Datenverarbeitungsanordnung nach dem vorhergehenden Anspruch, wobei eine Konfigurationseinheit zur schnellen Rekonfiguration der Zellen

vorgesehen ist, dadurch gekennzeichnet, daß die Konfigurationseinheit nur zur Konfiguration der grobgranularen und/oder der Nicht-FPGA-Zellen beschaltet ist.

5 38. Datenverarbeitungsanordnung, insbesondere nach einem der vorhergehenden Ansprüche, insbesondere Prozessor, mit einem Feld aus zur Laufzeit in Funktion und/oder Vernetzung datenverarbeitenden rekonfigurierbaren Zellen zur Verarbeitung von Daten mit einer höheren Bitbreite, dadurch gekennzeichnet, daß die Zellen dazu ausgebildet sind, wahlweise Daten mit einer höheren Bitbreite oder Daten mit geringer Bitbreite zu verarbeiten, wobei dann mehrere Daten mit geringer Bitbreite simultan verarbeitbar sind, insbesondere nach Art eines SIMD-Rechenwerkes.

15 39. Datenverarbeitungsanordnung, insbesondere nach einem der vorhergehenden Ansprüche, nach dem vorhergehenden Anspruch, dadurch gekennzeichnet, daß zur Zelle hin oder von dieser weg führende Busse teilbar sind, insbesondere um mehrere Datenströme mit geringerer Bitbreite als der in der Zelle maximal bearbeitbaren Bitbreite unabhängig weiterleiten und/oder empfangen zu können.

20 40. Datenverarbeitungsanordnung, insbesondere nach einem der vorhergehenden Ansprüche, nach dem vorhergehenden Anspruch, dadurch gekennzeichnet, daß die Busverwaltung lokal in der Zelle erfolgt.

25 41. Datenverarbeitungsanordnung insbesondere nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß einer PAE ein Speicher zur Sequenzrealisierung zugeordnet ist und die Adressbusse als Teiladressbusse aufteilbar sind..

30




Fig. 1a




Fig. 1b






Fig. 3a





Fig. 3b






Fig. 4




Fig. 5a





Fig. 5b

Fig. 6






Fig. 7c





Fig. 7b






Fig. 8




Fig. 9a




Fig. 9b




Fig. 10a




Fig. 10b




Fig. 10c








Fig. 10d






Fig. 12a




Fig. 12c

Fig. 12b




Fig. 13





Fig. 14



**This Page is Inserted by IFW Indexing and Scanning
Operations and is not part of the Official Record.**

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- ☒ **BLACK BORDERS**
- ☐ **IMAGE CUT OFF AT TOP, BOTTOM OR SIDES**
- ☒ **FADED TEXT OR DRAWING**
- ☒ **BLURRED OR ILLEGIBLE TEXT OR DRAWING**
- ☐ **SKEWED/SLANTED IMAGES**
- ☐ **COLOR OR BLACK AND WHITE PHOTOGRAPHS**
- ☐ **GRAY SCALE DOCUMENTS**
- ☐ **LINES OR MARKS ON ORIGINAL DOCUMENT**
- ☐ **REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY**
- ☐ **OTHER:** _____

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.